CN201947220U - 一种宽带上变频器 - Google Patents

Abstract

本实用新型公开了一种宽带上变频器及上变频方法，本实用新型涉及通信技术领域，尤其涉及数字无线广播技术中的数字宽带上变频器及数字上变频方法。本实用新型的技术要点是：采用复数乘法器、数字控制振荡器一对数字基带IQ信号进行第一次上变频，即小步进的频谱搬移；再对经过小步进频谱搬移的数字信号进行第二次上变频，将信号频谱搬移到需要的高频段；最后对信号作进一步信号处理后，转换为模拟射频信号，由发射机无线发送至接收端。本实用新型能够实现小步进调节的宽带上变频，具有结构简单、可靠性好的优点。

Description

一种宽带上变频器

技术领域

本实用新型涉及通信技术领域，尤其涉及数字无线广播技术中的数字宽带上变频器。

背景技术

文中技术术语解释：

1.OFDM调制：正交频分复用技术，多载波调制的一种。其主要思想是：将信道分成若干正交子信道，将高速数据信号转换成并行的低速子数据流，调制到在每个子信道上进行传输。正交信号可以通过在接收端采用相关技术来分开，这样可以减少子信道之间的相互干扰。每个子信道上的信号带宽小于信道的相关带宽，因此每个子信道上的可以看成平坦性衰落，从而可以消除符号间干扰。

2.IQ信号：又称为正交信号；可以通过在接收端采用相关技术分开为I信号与Q信号两路信号，且I信号与Q信号相位差为90°。

3.峰均功率比：等于信号的峰值除以信号有效值(RMS)。

4.非恒包络信号：调制后的信号幅度是恒定的，就是恒包络信号。否则就是非恒包络信号。

5.单频网：单频网(SFN：Single Frequency Network)是由多个不同地点的处于同步状态的无线电发射台，在同一时间、以同一频率发射同一信号，以实现对一定服务区的可靠覆盖。

6.激励器：将输入码流按照相关标准规定进行编码调制输出射频信号的设备。

7.VHF：Very high frequency(VHF)，即甚高频，是指频带由30MHz到300MHz的无线电电波。

8.UHF：Ultra High Frequency(UHF)，即特高频，是指频带由300MHz到3000MHz的无线电电波。

9.上变频：将信号从低频端搬移到高频端，便于天线发送或实现不同信号源，不同系统的频分复用。

10.射频本振源：简称为本振源，是指本机内产生射频信号的振荡源。

11相位噪声：是指单位Hz的噪声密度与信号总功率之比，表现为载波相位的随机漂移，是评价频率源(振荡器)频谱纯度的重要指标相位噪声通常定义为，在某一给定偏移频率处的dBc/Hz值。其中，dBc是以dB为单位的该频率处功率与总功率的比值。

数字无线广播采用OFDM调制传送高数据速率信息时，由于调制信号为非恒包络信号，有较高的峰均功率比，根据数字广播电视相关国家标准GY/T 229.2-2008和GD/J 020-2008：在单频网模式下对频率调节步长的要求为1Hz，对于调制误差率要求为＞-36dB，带外杂散低于带内信号功率55dB。因此激励器面临以下挑战：本振源具有极低的相位噪声以保证其射频指标；在保证带外杂散指标的情况下实现小步进频率调节；实现覆盖VHF到UHF的一个宽带上变频方案。

目前常用的几种变频方案：

一、直接上变频方案

此方案采用双路A/D将数字基带IQ信号变为模拟基带IQ信号，再利用模拟正交调制的方法实现频谱搬移。具有结构简单，杂散毛刺(即信号 有用频率成分以外干扰噪声)少，滤波器少和电流消耗低和仅需一次上变频(从而只需要一个频率合成器)等优点，虽然直接上变频方法具有较大的优越性，但它也有一些缺陷：

a)第一个缺陷称为本地振荡泄漏(本振泄露就是指泄露到输出口或输入口的本振信号)，它主要有以下因素造成，I和Q信号之间的直流偏移和不是很理想的本地振荡器到射频输出的隔离；

b)第二个缺陷为IQ信号不平衡，它主要由D/A增益不匹配、低通滤波器的插入损耗和IQ调制器内部增益不匹配等造成。

这两个主要缺陷对于像OFDM这样的多电平调制而言，很容易使接收机产生较高的误码率。

二、模拟中频一次变频方案

此方案采用数字正交上变频将数字基带IQ变为模拟中频信号，再利用混频器将模拟中频频谱搬移到需要的频率。具有结构简单，杂散毛刺少，电流消耗低和仅需一次上变频(从而只需要一个频率合成器)等优点，虽然模拟中频一次变频方案具有较大的优越性，但它也有一些缺陷：不能实现宽带覆盖，其输出频谱旁边有本振信号和相应的镜像频率。所以需要相应的频道滤波器实现选频功能。

三、模拟中频二次变频方案

此方案采用数字正交上变频将数字基带IQ变为模拟中频信号，再利用二次变频将模拟中频搬移到需要的频率：首先将中频信号变为高于所需频段的高中频，然后第二次变频将高中频信号搬移到所需频点。此方案可实现宽带变频功能，同时可基本满足国家相关标准，但实现结构复杂。

实用新型内容

本实用新型的发明目的在于：针对上述存在的问题，提供一种结构简单、能够实现小步进宽带上变频的变频器。

本实用新型采用的技术方案是这样的：一种宽带上变频器，包括数据处理模块、DA转换器、时钟处理模块、射频本振源，射频本振源的输出端与时钟处理模块的时钟信号输入端连接，所述数据处理模块的信号输出端与DA转换器的输入端连接；时钟处理模块的处理器时钟输出端与数据处理模块的时钟信号输入端连接，时钟处理模块的DA转换时钟输出端与DA转换器的时钟信号输入端连接，其特征在于，还包括复数乘法器、数字控制振荡器一、乘法器一、乘法器二、数字控制振荡器二、减法器；所述复数乘法器的第一输入端为基带IQ信号输入端，复数乘法器的第二输入端与数字控制振荡器一的载波IQ信号输出端连接；复数乘法器的I信号输出端与乘法器一的第一输入端连接，复数乘法器的Q信号输出端与乘法器二的第一输入端连接；数字控制振荡器二的载波I信号输出端与乘法器一的第二输入端连接，数字控制振荡器二的载波Q信号输出端与乘法器二的第二输入端连接；减法器的正相输入端与第一乘法器的输出端连接，减法器的反相输入端与第二乘法器的输出端连接；减法器的输出端与数据处理模块的信号输入端连接；射频本振源的输出端还同时与数字控制振荡器一的参考时钟输入端、数字控制振荡器二的参考时钟输入端连接。

优选地，所述复数乘法器、数字控制振荡器一存在于同一FPGA芯片中，所述FPGA芯片具有基带IQ信号输入端、I信号输出端与Q信号输出端。

优选地，乘法器一、乘法器二、数字控制振荡器二、减法器、数据处理模块、DA转换器、时钟处理模块存在于同一宽带变频芯片中，所述宽带变频芯片具有I信号输入端、Q信号输入端。

优选地，所述FPGA芯片的I信号输出端与宽带变频芯片的I信号输入端连接，FPGA芯片的Q信号输出端与宽带变频芯片的Q信号输入端连接。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

1.采用FPGA芯片实现第一次宽带上变频，将FPGA的精度设为32bit甚至更高，工作时钟信号可达30MHz，从而可以将最小上变频步进做到0.007Hz，满足了国家标准中小步进上变频的要求。

2.使用DDS技术提供系统工作时钟信号，上变频后的调制信号能够覆盖整个VHF到UHF频段，满足了国家标准中宽带上变频的要求。

3.电路简单：设备去除了混频单元，从而减少了元器件数量并降低了设计复杂性，整个电路板面积可以比传统方案小50％。

4.可靠性高，技术指标好：由于原器件数量很少，所以设计可靠性大大提高。同时上变频器技术指标较传统的方式有了较大提高，其中相位噪声得到大幅度提高，例如

≤-82dBc/Hz@100Hz

≤-96dBc/Hz@1kHz

≤-105dBc/Hz@10kHz

对于数字广播来讲，MER(最大有效功率)可达45dB以上。

5.低功耗：单芯片总功耗为1.7W，由于工作时不是所有功能模块都开启，所以实际使用功耗为1.4W。数字基带高精度NCO(数字控制振荡器)和第一次频谱搬移在信道编码芯片(FPGA)内实现，这部分代码所需功耗大概为0.5W以下，高频参考时钟也使用集成电路，功耗极低，所以此方案较传统方案可大幅度降低功耗。

附图说明

图1为本实用新型原理框图。

图2为经过第一次上变频后的信号频谱图。

具体实施方式

下面结合附图，对本实用新型作详细的说明。

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，本实用新型包括复数乘法器、数字控制振荡器一(即图中NCO1)、乘法器一、乘法器二、数字控制振荡器二(即图中NCO2)、减法器、数据处理模块、DA转换器、时钟处理模块、射频本振源。射频本振源提供数字控制振荡器一与数字控制振荡器二的参考时钟信号；射频本振源还提供时钟处理模块的时钟信号，所述时钟处理模块向数据处理模块、DA转换器提供工作时钟信号。所述复数乘法器的第一输入端为基带IQ信号输入端，复数乘法器的第二输入端与数字控制振荡器一的载波IQ信号输出端连接；复数乘法器的I信号输出端与乘法器一的第一输入端连接，复 数乘法器的Q信号输出端与乘法器二的第一输入端连接；数字控制振荡器二的载波I信号输出端与乘法器一的第二输入端连接，数字控制振荡器二的载波Q信号输出端与乘法器二的第二输入端连接；减法器的正相输入端与第一乘法器的输出端连接，减法器的反相输入端与第二乘法器的输出端连接；减法器的输出端与数据处理模块的信号输入端连接，数据处理模块的信号输出端与DA转换器的输入端连接。

数字基带IQ信号s(t)＝I(t)-jQ(t)与数字控制振荡器一输出的载波正交信号 

在复数乘法器中进行复数相乘，得到经过第一次小步进频谱搬移后的非对称基带信号s′(t)，其中0＜ω₁≤2π，图2为非对称基带信号s′(t)的频谱图，具体的：

$s^{\′}\left(t\right)=s\left(t\right)\×e^{j{\mathrm{\ω}}_{1}t}=(I\left(t\right)-\mathrm{jQ}\left(t\right))\×e^{j{\mathrm{\ω}}_{1}t}$

$=(I\left(t\right)-\mathrm{jQ}\left(t\right))\×(\cos \left({\mathrm{\ω}}_{1}t\right)-j\sin \left({\mathrm{\ω}}_{1}t\right))$

$=[I\left(t\right)\×\cos \left({\mathrm{\ω}}_{1}t\right)-Q\left(t\right)\×\sin \left({\mathrm{\ω}}_{1}t\right)]-j\×[I\left(t\right)\×\sin \left({\mathrm{\ω}}_{1}t\right)+Q\left(t\right)\×\cos \left({\mathrm{\ω}}_{1}t\right)].$

然后，s′(t)分为I信号I′(t)与Q信号Q′(t)，具体的I(t)＝I(t)×cos(ω₁t)-Q(t)×sin(ω₁t)，Q(t)＝I(t)×sin(ω₁t)+Q(t)×cos(ω₁t)。

I′(t)与数字控制振荡器二输出的载波IQ信号中的I信号cos(ω₂t)在乘法器一中相乘，即I′(t)×cos(ω₂t)。

Q′(t)与数字控制振荡器二输出的载波IQ信号中的Q信号sin(ω₂t)在乘法器二中相乘，即Q′(t)×sin(ω₂t)。

乘法器一与乘法器二的输出在减法器中作减法运算，减法器的输出结果

s″(t)＝I′(t)×cos(ω₂t)-Q′(t)×sin(ω₂t)＝ [I(t)×cos(ω₁t)×cos(ω₂t)-Q(t)×sin(ω₁t)×cos(ω₂t)]-[I(t)×sin(ω₁t)×sin(ω₂t)+Q(t)×cos(ω₁t)×sin(ω₂t)]＝I(t)×cos[(ω₁+ω₂)t]-Q(t)×sin[(ω₁+ω₂)t]。

进一步将基带IQ信号的频谱范围搬移到需要的高频端，式中的ω₁由数字控制振荡器一决定，ω₁可以取到大于0到小于等于2π的数值，从此公式结果不难得出，信号在复数乘法器与数字控制振荡器一中实现了第一次上变频，即小步进频谱搬移，再由乘法器一、乘法器二、数字控制振荡器二、减法器将信号频谱搬移到需要的高频段，实现第二次上变频。

作为本实用新型的一种优选实施方式：所述小步进频谱搬移在FPGA芯片中实现，即对FPGA芯片编程以实现数字控制振荡器一与复数乘法器的功能。根据需要可将FPGA的相位累加器设为32Bits或者更高的精度，优选地，设为32Bits，FPGA的工作时钟为30MHz，最小频率步进可做到0.007Hz(30MHz/2³²)，即，这时所述的ω₁取值为0.014π。

采用市场上已有的整合了2400MSPS 14位DAC的宽带变频器来实现第二次上变频，即采用已有的宽带变频芯片实现乘法器一、乘法器二、数字控制振荡器二、减法器、数据处理模块、DA转换器、时钟处理模块的功能。该宽带变频器具有灵活的数字接口可以接受多达四个通道的复数数据，在基带模式下都具备高至奈奎斯特频率的多载波能力，并采用混频模式功能产生第二和第三奈奎斯特区域的射频信号。这个特性允许使得该设备去除混频级，从而减少了直接射频应用的元器件数量并降低了设计复杂性。采用1.5V、1.8V和3.3V电源供电，总功耗为1.7W。

所述的数据处理模块主要功能是对上变频后的信号进行插值和重采样等处理，以满足相关国家标准中对单频网传输码流速率的要求及DAC的时钟速率要求等。DA转换单元作用是将上变频后数字信号转换为模拟射频信号，最后由射频发射机将射频信号无线发送至接收端。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种宽带上变频器，包括数据处理模块、DA转换器、时钟处理模块、射频本振源，射频本振源的输出端与时钟处理模块的时钟信号输入端连接，所述数据处理模块的信号输出端与DA转换器的输入端连接；时钟处理模块的处理器时钟输出端与数据处理模块的时钟信号输入端连接，时钟处理模块的DA转换时钟输出端与DA转换器的时钟信号输入端连接，其特征在于，还包括复数乘法器、数字控制振荡器一、乘法器一、乘法器二、数字控制振荡器二、减法器；所述复数乘法器的第一输入端为基带IQ信号输入端，复数乘法器的第二输入端与数字控制振荡器一的载波IQ信号输出端连接；复数乘法器的I信号输出端与乘法器一的第一输入端连接，复数乘法器的Q信号输出端与乘法器二的第一输入端连接；数字控制振荡器二的载波I信号输出端与乘法器一的第二输入端连接，数字控制振荡器二的载波Q信号输出端与乘法器二的第二输入端连接；减法器的正相输入端与第一乘法器的输出端连接，减法器的反相输入端与第二乘法器的输出端连接；减法器的输出端与数据处理模块的信号输入端连接，数据处理模块的信号输出端与DA转换器的输入端连接；射频本振源的输出端还同时与数字控制振荡器一的参考时钟输入端、数字控制振荡器二的参考时钟输入端连接。

2.根据权利要求1所述的一种宽带上变频器，其特征在于，所述复数乘法器、数字控制振荡器一存在于同一FPGA芯片中，所述FPGA芯片具有基带IQ信号输入端、I信号输出端与Q信号输出端。

3.根据权利要求1所述的一种宽带上变频器，其特征在于，乘法器一、乘法器二、数字控制振荡器二、减法器、数据处理模块、DA转换器、时钟处理模块存在于同一宽带变频芯片中，所述宽带变频芯片具有I信号输入端、Q信号输入端。

4.根据权利要求2或3所述一种宽带上变频器，其特征在于，所述FPGA芯片的I信号输出端与宽带变频芯片的I信号输入端连接， FPGA芯片的Q信号输出端与宽带变频芯片的Q信号输入端连接。

Images