CN201910785U - 一种pecl电平接口电路 - Google Patents

Abstract

本实用新型公开了一种PECL电平接口电路，其特征在于它包括一增益模块，一输出驱动模块和一共模负反馈模块；增益模块具有CMOS差分信号输入端，并具有差分信号输出端；输出驱动模块有输入端连通所述差分信号输出端；并具有符合PECL电平标准的PECL电平输出端；共模负反馈模块其输入端与PECL电平输出端并联，并具有向输出驱动模块连通而提供负反馈信号的反馈信号端。实用新型以共模负反馈模块提供共模负反馈的形式，在驱动模块中对信号进行共模电压的修正，使CMOS工艺的电路可以输出PECL电平标准的信号。

Description

一种PECL电平接口电路

技术领域

本实用新型涉及一种电平转换装置，具体是一种PECL电平接口电路。

背景技术

PECL(Positive Emitter Coupling Logic)，正射极耦合逻辑，是一种在光纤通信系统常用的高速电路接口标准，在其标准定义中，驱动信号的共模电平为Vcc-1.3V，交流负载阻抗为50ohm的差分负载，差分输出幅度为1.4Vpp左右。

传统的PECL输出电路采用开射极电路(Open Emitter)来实现，这也正是该接口名字的由来。由于开射极结构具有低输出阻抗，且双极管电路应用的是电流放大特性，因此该结构电路可以在满足驱动各种具体负载形式的同时，又能满足Vcc-1.3的输出共模电平要求。

但对于CMOS工艺，限于该工艺对应的电压参数特点，若采用类似开射极的的开源端电路(Open Source)来构建PECL电平接口，由于输出阻抗比较大，且共模电平也满足不了Vcc-1.3，因此用CMOS工艺不能以简单的开源端结构来实现如此的PECL输出接口。所以，就有一种需求是，在比较低的成本下用CMOS工艺实现CMOS电平转换为PECL电平的接口，尤其是要用CMOS电平实现比Vcc低1.3V的共模电压。

实用新型内容

针对以上PECL电平的接口电路需要在CMOS工艺下实现的问题，本实用新型提出一种PECL电平接口电路，其技术方案如下：

一种PECL电平接口电路，它包括：

一增益模块，一输出驱动模块和一共模负反馈模块；

所述增益模块具有CMOS差分信号输入端，并具有差分信号输出端；

所述输出驱动模块有输入端连通所述差分信号输出端；并具有符合PECL电平标准的PECL电平输出端；

所述共模负反馈模块其输入端与所述PECL电平输出端并联，并具有向所述输出驱动模块连通而提供负反馈信号的反馈信号端。

作为本技术方案的优选者，可以有如下改进：

如权利要求1所述一种PECL电平接口电路，其特征在于：所述共模负反馈模块内包括一电压发生器，该电压发生器具有一1.2V基准电压的输入端。

一较佳实施例的所述负反馈模块包括还包括一负反馈驱动器，该负反馈驱动器包括一比较器和两个共模采样电阻；所述共模采样电阻各自的一端彼此相连，并连接所述比较器的负输入端；共模采样电阻各自的另外一端分别作为该负反馈模块的输入端；所述比较器的正输入端接所述Vcc-1.3V的基准电压；所述比较器输出端为反馈信号端，并与所述输出驱动模块连接。

一较佳实施例的所述电压发生器中包括一电流源部分和一镜像部分，其中电流源部分包括：

一比较器(A1)、一第一MOS管(M0)，一第二MOS管(M1)和一取样电阻(R0)；其中所述第一MOS管(M0)漏极与取样电阻(R0)串联，源极接Vdd，取样电阻(R0)另一端接地；所述比较器(A1)正输入端接1.2V基准电压，负输入端接第一MOS管(M0)漏极；比较器(A1)输出端与第一MOS管(M0)栅极连接后，再接所述第二MOS管(M1)栅极；第二MOS管(M1)源极接Vdd；

所述镜像电流源的镜像电路部分包括一第三MOS管(M2)、一第四MOS管(M3)和一分压电阻(R1)；所述第三和第四MOS管(M2和M3)源极均接地，第三MOS管(M2)的栅极与漏极连通后，再与第四MOS管(M3)栅极相连；第三MOS管(M2)漏极与所述第二MOS管(M1)漏极相连；

所述分压电阻(R1)一端接Vdd，另一端接第四MOS管(M3)漏极后，作为Vcc-1.3V输出端。

一较佳实施例的所述输出驱动模块包括一开关输出部分和一上拉电位部分，其中：

所述开关输出部分包括一第五MOS管(M4)、一第六MOS管(M5)和一第七MOS管(M6)；所述第六MOS管(M5)与第七MOS(M6)管彼此源极相接，各自漏极作为PECL电平输出端，各自栅极作为输入端与所述增益模块的差分信号输出端连通；所述第五MOS管(M4)源极接Vdd，漏极接第六和第七MOS管(M5和M6)的源极，作为受控电流源提供第六和第七MOS管(M5和M6)的输出电流；

所述上拉电位部分包括一第八MOS管(M7)和一第九MOS管(M8)，此二MOS管源极相通并连接Vdd；栅极也相连同时与所述负反馈模块的反馈信号端连接；而漏极分别连接所述PECL信号电平输出端。

一较佳实施例的所述增益模块为一带恒流源的差分放大器。

一较佳实施例的所述差分放大器包括：

一对差分MOS管对，该MOS管对的栅极作为差分信号输入端；漏极各自连接一漏极电阻，并作为放大的差分信号输出端；所述漏极电阻各自另一端相连后连接一共模电阻，共模电阻另一端接Vdd；

另有一工作在饱和区，栅极受控的MOS管作为该差分放大器的恒流源；其漏极与所述差分MOS管对源极相连，其源极接地。

一较佳实施例的所述增益模块、输出驱动模块和负反馈模块均在同一片上系统实现。

本实用新型带来的有益效果是：

1.以共模负反馈模块提供共模负反馈的形式，在驱动模块中对信号进行共模电压的修正，使CMOS工艺的电路可以输出PECL电平标准的信号；

2.采用内部1.2V基准电压得到新的基准Vcc-1.3V，用此新的基准直接对共模电压进行调节，其精度比较高。

3.参与共模电压修正的共模负反馈模块和上拉电位部分电路结构简单，可靠性高。

附图说明

以下结合附图实施例对本实用新型作进一步说明：

图1是PECL标准定义下的戴文宁等效示意图；

图2是传统开射极结构的PECL输出电路；

图3是本实用新型实施例一系统框图；

图4是本实用新型实施例二共模负反馈模块中的电压发生器电路图；

图5是本实用新型实施例二共模负反馈模块中的负反馈驱动器电路图；

图6是本实用新型实施例二输出驱动模块电路图；

图7是本实用新型实施例二增益模块电路图；

具体实施方式

实施例一：

图1是PECL标准定义下的戴文宁等效示意图，交流负载阻抗为50Ω的差分负载，其输出节点共模电平保持在VCC-1.3V，差分输出幅度为1.4Vpp左右。一般地，其实现方式如图2所示，为传统开射极结构的PECL输出电路，这种结构的电路也是PECL接口名字的由来。开射极结构的晶体管输出阻抗比较低，且工作在放大状态，因此该结构电路可以在满足驱动各种具体负载形式的同时，可以满足Vcc-1.3V的共模电压要求。但是如果用CMOS工艺实现这样的结构，把MOS关的栅极、漏极和源极相对于晶体管的基极、集电极和发射极作简单的替换，就算配用合适MOS管的偏置，也不能作为PECL电平的输出接口使用，因为输出阻抗会比较大，且其共模电平也无法满足Vcc-1.3V。

因此给出了图3结构的CMOS工艺实现PECL电平结构的电路。增益模块接收输入的CMOS差分信号Vin，并加以放大为Vamp，再传送至输出驱动模块，最后从输出驱动模块的PECL输出端输出为Vout；所述共模负反馈模块其输入端Vf与所述PECL输出端并联，并向所述输出驱动模块提供负反馈信号FB；输出驱动模块和负反馈模块共同将放大后的差分信号进行电平修正，使最终从PECL输出端输出的信号满足具有Vcc-1.3V共模电压的PECL电平。由于共模负反馈模块采用了电压负反馈的形式，因此容易实现比较低的输出电阻，同时输出Vout信号作为反馈取样Vf可用于控制输出驱动模块的输出共模电压，实现共模电压Vcc-1.3V。

实施例二：

图4是是本实用新型实施例二共模负反馈模块中的电压发生器电路图；该电压发生器的作用是产生一个跟随Vcc的Vcc-1.3V基准电压；该电压发生器采用CMOS工艺下的基准电压1.2V为一个参考基准，然后通过比较器A1、调整管M0和电阻R0构成一个恒流支路，将此参考基准流过R0得到一个恒定电流，在通过包括M1、M2、M3的镜像电流源将此恒定电流镜像到R1，最终从R1的低电位端得到跟随Vcc的Vref。将R0与R1的关系确定为：R1/R0＝1.3/1.2，即可得到Vref＝Vcc-1.3V，该结构的Vref精度较高。

如图5，实施例二共模负反馈模块中的负反馈驱动器电路图。电阻R2和R3连接点接入比较器A2正输入端，两个电阻另两端接入Vf，也就是Vout，作为共模电压采样；比较器A2的负输入端接Vref；比较器A2输出端作为FB，用于控制输出驱动模块中调整点位的电路。

图6是实施例二输出驱动模块电路图；M5和M6以开关状态工作，其栅极接收增益模块来的Vamp；来自Vdd的电流通过M4，在M5和M6受控操作下，漏极输出Vout，同时M7和M8栅极受来自共模负反馈模块的FB控制，作为上拉电位部分，确保Vout的共模电压等于Vcc-1.3V。

图7是实施例二增益模块电路图；此为一带尾电流源的M11的差分放大器。CMOS差分信号从Vin进入，再放大为Vamp输出。

以上所述，仅为本实用新型较佳实施例而已，故不能依此限定本实用新型实施的范围，即依本实用新型专利范围及说明书内容所作的等效变化与修饰，皆应仍属本实用新型涵盖的范围内。

Claims (8)

1.一种PECL电平接口电路，其特征在于：它包括：

一增益模块，一输出驱动模块和一共模负反馈模块；

所述增益模块具有CMOS差分信号输入端，并具有差分信号输出端；

所述输出驱动模块有输入端连通所述差分信号输出端；并具有符合PECL电平标准的PECL电平输出端；

所述共模负反馈模块其输入端与所述PECL电平输出端并联，并具有向所述输出驱动模块连通而提供负反馈信号的反馈信号端。

2.如权利要求1所述一种PECL电平接口电路，其特征在于：所述共模负反馈模块内包括一电压发生器，该电压发生器具有一1.2V基准电压的输入端。

3.如权利要求2所述一种PECL电平接口电路，其特征在于：所述负反馈模块包括还包括一负反馈驱动器，该负反馈驱动器包括一比较器和两个共模采样电阻；所述共模采样电阻各自的一端彼此相连，并连接所述比较器的负输入端；共模采样电阻各自的另外一端分别作为该负反馈模块的输入端；所述比较器的正输入端接所述Vcc-1.3V的基准电压；所述比较器输出端为反馈信号端，并与所述输出驱动模块连接。

4.如权利要求3所述一种PECL电平接口电路，其特征在于：所述电压发生器中包括一电流源部分和一镜像部分，其中电流源部分包括：

一比较器(A1)、一第一MOS管(M0)，一第二MOS管(M1)和一取样电阻(R0)；其中所述第一MOS管(M0)漏极与取样电阻(R0)串联，源极接Vdd，取样电阻(R0)另一端接地；所述比较器(A1)正输入端接1.2V基准电压，负输入端接第一MOS管(M0)漏极；比较器(A1)输出端与第一MOS管(M0)栅极连接后，再接所述第二MOS管(M1)栅极；第二MOS管(M1)源极接Vdd；

所述镜像电流源的镜像电路部分包括一第三MOS管(M2)、一第四MOS管(M3)和一分压电阻(R1)；所述第三和第四MOS管(M2和M3)源极均接地，第三MOS管(M2)的栅极与漏极连通后，再与第四MOS管(M3)栅极相连；第三MOS管(M2)漏极与所述第二MOS管(M1)漏极相连；

所述分压电阻(R1)一端接Vdd，另一端接第四MOS管(M3)漏极后，作为Vcc-1.3V输出端。

5.如权利要求4所述一种PECL电平接口电路，其特征在于：所述输出驱动模块包括一开关输出部分和一上拉电位部分，其中：

所述开关输出部分包括一第五MOS管(M4)、一第六MOS管(M5)和一第七MOS管(M6)；所述第六MOS管(M5)与第七MOS(M6)管彼此源极相接，各自漏极作为PECL电平输出端，各自栅极作为输入端与所述增益模块的差分信号输出端连通；所述第五MOS管(M4)源极接Vdd，漏极接第六和第七MOS管(M5和M6)的源极，作为受控电流源提供第六和第七MOS管(M5和M6)的输出电流；

所述上拉电位部分包括一第八MOS管(M7)和一第九MOS管(M8)，此二MOS管源极相通并连接Vdd；栅极也相连同时与所述负反馈模块的反馈信号端连接；而漏极分别连接所述PECL信号电平输出端。

6.如权利要求1至5任一项所述一种PECL电平接口电路，其特征在于：所述增益模块为一带恒流源的差分放大器。

7.如权利要求6所述一种PECL电平接口电路，其特征在于：所述差分放大器包括：

一对差分MOS管对，该MOS管对的栅极作为差分信号输入端；漏极各自连接一漏极电阻，并作为放大的差分信号输出端；所述漏极电阻各自另一端相连后连接一共模电阻，共模电阻另一端接Vdd；

另有一工作在饱和区，栅极受控的MOS管作为该差分放大器的恒流源；其漏极与所述差分MOS管对源极相连，其源极接地。

8.如权利要求1至5任一项所述一种PECL电平接口电路，其特征在于所述增益模块、输出驱动模块和负反馈模块均在同一片上系统实现。

Images