CN201893762U - 基于fpga和高精度延迟技术的纳秒数字延时同步机 - Google Patents
基于fpga和高精度延迟技术的纳秒数字延时同步机 Download PDFInfo
- Publication number
- CN201893762U CN201893762U CN 201020635803 CN201020635803U CN201893762U CN 201893762 U CN201893762 U CN 201893762U CN 201020635803 CN201020635803 CN 201020635803 CN 201020635803 U CN201020635803 U CN 201020635803U CN 201893762 U CN201893762 U CN 201893762U
- Authority
- CN
- China
- Prior art keywords
- resistance
- delay
- circuit module
- output
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本实用新型涉及一种纳秒数字延时同步机,特别是涉及一种基于FPGA和高精度延迟技术的纳秒数字延时同步机。目的是为了解决物理实验过程中多台仪器设备之间时序同步问题以及多路同步延时调节精度达到1ns的指标,采用一种新型的基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机,提高了纳秒数字延时同步机的集成度和延时精度,保证设备之间的时序同步问题。本实用新型技术方案:包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块,FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、计数延迟电路模块。本实用新型应用于高精度时序同步控制领域。
Description
技术领域
本实用新型涉及一种数字延时同步机,特别是涉及一种基于FPGA和高精度延迟技术的纳秒数字延时同步机。
背景技术
现代精密物理实验研究往往依赖于精密数字延时同步机来协调物理实验过程所涉及的多台仪器设备之间的时序关系。
目前,关于精密数字延时同步机的方案有相关文献的报道。如《电子器件》2007年12月发表了题为《用于超短激光脉冲技术的高精度数字延时同步机的研究》,还有《核电子学与探测技术》2006年11月发表了题为《基于精度延迟技术的脉冲同步机研制》。他们都是采用8253计数器法+模拟内插延时技术的方式实现延时精度1ns的精密数字延时同步机,和本实用新型采用基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片实现延时精度1ns的技术方案不同。
实用新型内容
本实用新型的目的是为了解决物理实验过程中多台仪器设备之间的时序同步问题以及多路同步延时调节精度达到1ns的指标,采用一种新型的基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机。实现原理以微处理器为控制核心芯片,将每路延迟时间分成两个部分,大于等于10ns整数倍的延迟时间用FPGA控制实现,小于10ns的延迟时间用高精度可编程延迟芯片来实现,极大地提高了纳秒数字延时同步机的集成度和延时精度。
为达到上述目的,本实用新型采用的技术方案是:
一种基于FPGA和高精度延迟技术的纳秒数字延时同步机,包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块,FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块,微处理器分别与FPGA控制模块和高精度可编程延迟电路模块相连,时序控制电路模块、计数延迟电路模块、高精度可编程延迟电路模块、信号放大电路模块顺序电连接,外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序电连接,微处理器与高精度可编程延迟电路模块电连接。
所述外触发电路模块输入端作为延时同步机触发信号输入端,信号放大电路模块输出端作为延时同步机脉冲信号输出端。
所述外触发电路模块包括第一二极管D1、第二二极管D2、变压器T1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、光电耦合器U1,其中外触发电路模块电路输入端与变压器T1输入端一端连接,变压器T1与第一二极管D1阳极连接,第一二极管D1阴极接地,第一电阻R1、第二电阻R2组成的串联电路,第三电阻R3与第一电阻R1、第二电阻R2组成的串联电路并联,变压器T1输出端与第三电阻R3与第一电阻R1并联端连接,第一电阻R1与第三电阻R3串联连接端与第四电阻R4、第二二极管D2输出端3点共接,第四电阻R4另一端接光电耦合器U1输入端,光电耦合器U1输出端接第五电阻R5,第五电阻R5另一端接+5V电源,光电耦合器输出端为外触发电路模块数输出端,变压器T1另一输出端、第二电阻R2与第三电阻R3并联端、第二二极管D2阳极、光电耦合器另一输入端接地。
所述信号放大电路模块包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、脉冲变压器T1、电感L1、场效应管Q1、第一PNP管Q2、第二PNP管Q3,第一电容C1与第一电阻R1、第二电容C2与第二电阻R2分别组成微分电路,第一电容C1和第一电阻R1连接端与电容第二电容C2连接,第二电容C2与第二电阻R2连接端、第三电阻R3、场效应管Q1栅极四端点连接,第三电阻R3另一端、场效应管Q1源极接地,电源VCC1、场效应管Q1漏极分别与脉冲变压器T1输入端两端连接,脉冲变压器T1输出端、电感L1、第二PNP管Q2基极顺序连接,第二PNP管Q2发射极与第三PNP管Q3基极连接,第三PNP管Q3发射极与脉冲变压器T1另一输出端、第四电阻R4连接,第四电阻R4另一端接电源+5V,第三PNP管Q3集电极、第二PNP管Q2集电极、第五电阻R5、第三电容C3、第四电容C4共端点连接,第五电阻R5另一端接地,第三电容C3、第四电容C4并联输出为模拟放大电路输出端。
从上述本实用新型的结构特征可以看出,其优点是:采用FPGA和高精度可编程延迟芯片相结合对触发脉冲进行多路延时极大地提高了仪器的集成度和延时精度。设计的低抖动、快传输高频模拟放大电路,减小了路与路之间的延时分散性,保证设备之间的时序同步问题。
附图说明
本实用新型将通过附图比较以及结合实例的方式说明:
图1纳秒数字延时同步机的原理框图。
图2外触发输入电路原理图。
图3输出模拟放大电路。
图4输出脉冲波形。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
总体设计:首先微处理器对FPGA控制模块中计数延迟电路模块进行大于等于10ns的延迟时间总线方式并行设置(可以控制多路计数延迟电路,分别对每路信号进行延时时间设置,每个通道可以设置不同的延时时间),同时对FPGA控制模块中触发时序控制电路模块进行计数延时电路模块使能信号的设置,然后对FPGA控制模块中高精度可编程延迟模块进行小于10ns的延迟时间总线方式并行设置。外触发信号经过外触发电路模块、脉冲成形电路模块、触发时序控制电路模块,计数延迟电路开始计数,计数满后依次输出脉冲信号去触发后级高精度可编程控制延迟模块。高精度可编程控制延迟模块输出的LVTTL脉冲信号经过信号放大电路输出带50欧姆负载的TTL脉冲信号。经信号输出端输出。
如图1所示,数字延时同步机包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块。FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、计数延迟电路模块。高精度可编程延迟电路模块包括多路高精度可编程控制电路。信号放大电路模块包括多路信号放大电路。计数延迟电路模块包括多路计数延迟电路。微处理器作为总控制芯片分别与时序控制电路模块、计数延迟电路模块、高精度可编程延迟电路模块相连。时序控制电路模块、计数延迟电路模块、高精度可编程延迟电路模块、信号放大电路模块顺序连接,外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序连接。
1.外触发电路模块
外触发电路模块由脉冲变压器衰减电路、光电耦合器组成。信号放大电路采用脉冲变压器耦合的方式实现脉冲信号的衰减。电路设计图如图2所示,包括第一二极管D1、第二二极管D2、变压器T1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、光电耦合器U1,其中外触发电路模块电路输入端与变压器T1输入端一端连接,变压器T1与第一二极管D1阳极连接,第一二极管D1阴极接地,第一电阻R1、第二电阻R2组成的串联电路,第三电阻R3与第一电阻R1、第二电阻R2组成的串联电路并联,变压器T1输出端与第三电阻R3与第一电阻R1并联端连接,第一电阻R1与第三电阻R3串联连接端与第四电阻R4、第二二极管D2输出端3点共接,第四电阻R4另一端接光电耦合器U1输入端,光电耦合器U1输出端接第五电阻R5,第五电阻R5另一端接+5V电源,光电耦合器输出端为外触发电路模块数输出端,变压器T1另一输出端、第二电阻R2与第三电阻R3并联端、第二二极管D2阳极、光电耦合器另一输入端接地。输入衰减器由变压器(T1:初次级比值为2∶1)、电阻R1、电阻R2和电阻R3组成,外触发信号经过变压器两倍衰减后,经过调节电阻R1和电阻R3的分压比得到TTL电平。TTL电平经过限流电阻R4送到光电藕合器U1的输入端。光电藕合器U1输出下降沿信号作用于脉冲成形电路模块输入端产生延时触发脉冲信号。
2.FPGA控制模块
时序控制电路模块接收到微处理器使能计数模块的使能信号,控制要延迟的通道完成通道延时时间的初始化设置。外触发电路模块的信号经过脉冲成形电路模块,将下降沿信号反转为上升沿触发信号,通过时序控制电路模块后触发计数延迟电路模块。技术延迟电路模块按照微处理器设定的延迟时间开始计数,计数满后依次输出脉冲信号去触发后级高精度可编程延迟模块。
3.高精度可编程延迟模块
高精度可编程延迟模块包括多路高精度可编程控制电路。微处理器通过高精度可编程延迟芯片10位并行端口进行数据的初始化(芯片固有的使用方式),步进10ps,延时范围0ps~10240ps。延时精度理论上可以做到10ps,但是由于整个电路系统路与路之间的延时晃动在50ps~200ps范围,再结合任务需求。因此在使用本芯片时设置0~10240ps之间的1ns步进。
4.信号放大电路模块
信号放大电路将高精度可编程延迟芯片产生的脉冲信号LVTTL电平进行放大,并且增加驱动能力。采用脉冲变压器耦合的方式实现脉冲信号的放大。电路原理如图3所示。包括第一电容C1、第二电容C2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、脉冲变压器T1、电感L1、场效应管Q1、第一PNP管Q2、第二PNP管Q3,第一电容C1与第一电阻R1、第二电容C2与第二电阻R2分别组成微分电路,第一电容C1和第一电阻R1连接端与电容第二电容C2连接,第二电容C2与第二电阻R2连接端、第三电阻R3、场效应管Q1栅极四端点连接,第三电阻R3另一端、场效应管Q1源极接地,电源VCC1、场效应管Q1漏极分别与脉冲变压器T1输入端两端连接,脉冲变压器T1输出端、电感L1、第二PNP管Q2基极顺序连接,第二PNP管Q2发射极与第三PNP管Q3基极连接,第三PNP管Q3发射极与脉冲变压器T1另一输出端、第四电阻R4连接,第四电阻R4另一端接电源+5V,第三PNP管Q3集电极、第二PNP管Q2集电极、第五电阻R5、第三电容C3、第四电容C4共端点连接,第五电阻R5另一端接地,第三电容C3、第四电容C4并联输出为模拟放大电路输出端。输入信号通过电路中RC微分电路产生的正沿脉冲经过场效应管Q1放大,输出负脉冲经过脉冲变压器T1耦合,次级输出同向负脉冲触发两级PNP管Q2、Q3,最终输出TTL正脉冲(带50Ω负载,用户需求方被控制的仪器输入负载决定的)。信号放大电路模块包括多路信号放大电路。
5.微处理器
微处理器作为主控机,控制FPGA中的时序控制电路模块、技术延迟电路模块和高精度可编程延迟电路模块,分别设置系统控制时序和延迟时间,微处理器通过总线分别控制时序控制电路模块,设置计数延迟电路使能信号脉冲。同时微处理器通过总线分别控制计数延迟电路模块和高精度可编程延迟电路模块,设置通道延时时间。
图4是输出脉冲波形。纳秒延时同步机可以输出一路零延时脉冲信号(CH1),三路独立延时信号(CH2、CH3、CH4)共4路电信号(该处的独立延时与前面的每个通道的总线方式初始化设置值对应),延时精度1ns。每路信号幅度大于5V,前沿小于3ns,路与路之间延时晃动小于60ps。图4中横坐标单位5ns/div,纵坐标单位1V/div,1、2、3、4表示通道CH1、CH2、CH3、CH4。
本说明书中公开的所有特征,除了互相排斥的特征以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (4)
1.一种基于FPGA和高精度延迟技术的纳秒数字延时同步机,其特征在于包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块,FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块,微处理器分别与FPGA控制模块和高精度可编程延迟电路模块相连,时序控制电路模块、计数延迟电路模块、高精度控可编程制模块、信号放大电路模块顺序电连接,外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序电连接,微处理器与高精度可编程延迟电路模块电连接。
2.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机,其特征在于所述的外触发电路模块输入端作为延时同步机触发信号输入端,信号放大电路模块输出端作为延时同步机脉冲信号输出端。
3.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机,其特征在于所述外触发电路模块包括第一二极管(D1)、第二二极管(D2)、变压器(T1)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、光电耦合器(U1),其中外触发电路模块电路输入端与变压器(T1)输入端一端连接,变压器(T1)与第一二极管(D1)阳极连接,第一二极管(D1)阴极接地,第一电阻(R1)、第二电阻(R2)组成的串联电路,第三电阻(R3)与第一电阻(R1)、第二电阻(R2)组成的串联电路并联,变压器(T1)输出端与第三电阻(R3)与第一电阻(R1)并联端连接,第一电阻(R1)与第三电阻(R3)串联连接端与第四电阻(R4)、第二二极管(D2)输出端3端共接,第四电阻(R4)另一端接光电耦合器(U1)输入端,光电耦合器(U1)输出端接第五电阻(R5),第五电阻(R5)另一端接电源(+5V),光电耦合器输出端为外触发电路模块数输出端,变压器(T1)另一输出端、第二电阻(R2)与第三电阻(R3)并联端、第二二极管(D2)阳极、光电耦合器另一输入端接地。
4.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机,其特征在于所述信号放大电路模块包括第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、脉冲变压器(T1)、电感(L1)、场效应管(Q1)、第一PNP管(Q2)、第二PNP管(Q3),第一电容(C1)与第一电阻(R1)、第二电容(C2)与第二电阻(R2)分别组成微分电路,第一电容(C1)和第一电阻(R1)连接端与电容第二电容(C2)连接,第二电容(C2)与第二电阻(R2)连接端、第三电阻(R3)、场效应管(Q1)栅极四端点连接,第三电阻(R3)另一端、场效应管(Q1)源极接地,电源(VCC1)、场效应管(Q1)漏极分别与脉冲变压器(T1)输入端两端连接,脉冲变压器(T1)输出端、电感(L1)、第二PNP管(Q2)基极顺序连接,第二PNP管(Q2)发射极与第三PNP管(Q3)基极连接,第三PNP管(Q3)发射极与脉冲变压器(T1)另一输出端、第四电阻(R4)连接,第四电阻(R4)另一端接电源(+5V),第三PNP管(Q3)集电极、第二PNP管(Q2)集电极、第五电阻(R5)、第三电容(C3)、第四电容(C4)共端点连接,第五电阻(R5)另一端接地,第三电容(C3)、第四电容(C4)并联输出为模拟放大电路输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201020635803 CN201893762U (zh) | 2010-11-30 | 2010-11-30 | 基于fpga和高精度延迟技术的纳秒数字延时同步机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201020635803 CN201893762U (zh) | 2010-11-30 | 2010-11-30 | 基于fpga和高精度延迟技术的纳秒数字延时同步机 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201893762U true CN201893762U (zh) | 2011-07-06 |
Family
ID=44223232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201020635803 Expired - Fee Related CN201893762U (zh) | 2010-11-30 | 2010-11-30 | 基于fpga和高精度延迟技术的纳秒数字延时同步机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201893762U (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103701436A (zh) * | 2012-09-27 | 2014-04-02 | 浙江大华技术股份有限公司 | 一种外同步触发信号的生成方法及生成设备 |
CN103728893A (zh) * | 2013-12-31 | 2014-04-16 | 中国电子科技集团公司第二十二研究所 | 一种探地雷达高精度时序控制电路 |
CN104038183A (zh) * | 2014-05-28 | 2014-09-10 | 钢研纳克检测技术有限公司 | 用于生成光谱探测系统的多路触发信号的设备及方法 |
CN104570882A (zh) * | 2015-01-22 | 2015-04-29 | 北华航天工业学院 | 一种基于pci接口的高精度同步脉冲计数电路 |
CN104570838A (zh) * | 2014-12-02 | 2015-04-29 | 中国科学院西安光学精密机械研究所 | 多路触发延时的异步外触发装置及方法 |
CN105827222A (zh) * | 2016-05-18 | 2016-08-03 | 中国工程物理研究院应用电子学研究所 | 一种基于fpga高速串行总线的纳秒级数字同步机 |
CN106200761A (zh) * | 2016-07-25 | 2016-12-07 | 电子科技大学 | 一种基于低采样率高精度目标距离延时控制方法 |
CN109257033A (zh) * | 2018-08-27 | 2019-01-22 | 中国科学院电子学研究所 | 高精度步进延迟系统 |
CN110108916A (zh) * | 2019-05-27 | 2019-08-09 | 西安交通大学 | 一种具有多级数字延时功能的同步触发装置及触发方法 |
-
2010
- 2010-11-30 CN CN 201020635803 patent/CN201893762U/zh not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103701436B (zh) * | 2012-09-27 | 2016-01-13 | 浙江大华技术股份有限公司 | 一种外同步触发信号的生成方法及生成设备 |
CN103701436A (zh) * | 2012-09-27 | 2014-04-02 | 浙江大华技术股份有限公司 | 一种外同步触发信号的生成方法及生成设备 |
CN103728893A (zh) * | 2013-12-31 | 2014-04-16 | 中国电子科技集团公司第二十二研究所 | 一种探地雷达高精度时序控制电路 |
CN103728893B (zh) * | 2013-12-31 | 2016-05-11 | 中国电子科技集团公司第二十二研究所 | 一种探地雷达高精度时序控制电路 |
CN104038183B (zh) * | 2014-05-28 | 2017-01-18 | 钢研纳克检测技术有限公司 | 用于生成光谱探测系统的多路触发信号的设备及方法 |
CN104038183A (zh) * | 2014-05-28 | 2014-09-10 | 钢研纳克检测技术有限公司 | 用于生成光谱探测系统的多路触发信号的设备及方法 |
CN104570838A (zh) * | 2014-12-02 | 2015-04-29 | 中国科学院西安光学精密机械研究所 | 多路触发延时的异步外触发装置及方法 |
CN104570882A (zh) * | 2015-01-22 | 2015-04-29 | 北华航天工业学院 | 一种基于pci接口的高精度同步脉冲计数电路 |
CN105827222A (zh) * | 2016-05-18 | 2016-08-03 | 中国工程物理研究院应用电子学研究所 | 一种基于fpga高速串行总线的纳秒级数字同步机 |
CN106200761A (zh) * | 2016-07-25 | 2016-12-07 | 电子科技大学 | 一种基于低采样率高精度目标距离延时控制方法 |
CN109257033A (zh) * | 2018-08-27 | 2019-01-22 | 中国科学院电子学研究所 | 高精度步进延迟系统 |
CN109257033B (zh) * | 2018-08-27 | 2020-12-22 | 中国科学院电子学研究所 | 高精度步进延迟系统 |
CN110108916A (zh) * | 2019-05-27 | 2019-08-09 | 西安交通大学 | 一种具有多级数字延时功能的同步触发装置及触发方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201893762U (zh) | 基于fpga和高精度延迟技术的纳秒数字延时同步机 | |
CN1968014B (zh) | 校准电路和备有校准电路的半导体装置 | |
CN103383545B (zh) | 一种高速微小脉冲信号采集电路 | |
CN2938119Y (zh) | 一种光电耦合型交流电压隔离测量电路 | |
CN101964646A (zh) | 一种浮动栅极调制器 | |
CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
CN103066960B (zh) | 大幅度超高速同步脉冲产生装置及方法 | |
CN102364851A (zh) | 一种用于芯片使能零关断电流的高压转低压电源电路 | |
CN106716942A (zh) | 用于数字地消除串扰的装置和方法 | |
Poulton et al. | A 0.54 pJ/b 20Gb/s ground-referenced single-ended short-haul serial link in 28nm CMOS for advanced packaging applications | |
CN207147640U (zh) | 一种用于单光子探测的窄脉冲生成电路 | |
CN105827222A (zh) | 一种基于fpga高速串行总线的纳秒级数字同步机 | |
CN106970679A (zh) | 一种基于时间‑数字转换器电路的多芯片同步结构 | |
CN201947233U (zh) | 基于高性能内插数字式补偿电路的高精度延时同步机 | |
CN104468073A (zh) | 0~150v大幅度远距离控制同步脉冲发生器 | |
CN202614836U (zh) | 一种宽电压数据采集装置 | |
CN109861682B (zh) | 一种用于中速通讯的光耦电路和光电耦合器 | |
CN102761325B (zh) | 一种具有确定输出状态的选择器电路 | |
CN1691504B (zh) | 冲激产生电路 | |
CN203911885U (zh) | 一种偏置电阻可控的485通信电路 | |
CN111600582A (zh) | 一种精密可调节的多路脉冲同步触发系统 | |
CN106026982A (zh) | 一种单稳态触发器 | |
CN201947232U (zh) | 多路同步触发装置 | |
CN202309520U (zh) | 一种用于芯片使能零关断电流的高压转低压电源电路 | |
CN204965416U (zh) | Rs485总线串口装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110706 Termination date: 20171130 |