CN201854253U - 时钟产生电路 - Google Patents
时钟产生电路 Download PDFInfo
- Publication number
- CN201854253U CN201854253U CN2010206360760U CN201020636076U CN201854253U CN 201854253 U CN201854253 U CN 201854253U CN 2010206360760 U CN2010206360760 U CN 2010206360760U CN 201020636076 U CN201020636076 U CN 201020636076U CN 201854253 U CN201854253 U CN 201854253U
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- links
- current source
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
一种时钟产生电路,包括一第一电流源、一与第一电流源相连的电阻、一第二电流源、一与第二电流源相连的第一选通电路、一与第二电流源相连的第二选通电路、一与第一选通电路及第二选通电路相连的电容、一与第一电流源及电容相连的第一比较器、一与第一电流源及电容相连的第二比较器及一与第一比较器及第二比较器相连的RS触发器,所述电阻为R,所述第一电流源与1/R2成比例,所述第二电流源与1/R成比例,所述RS触发器输出一用于控制所述第二电流源对所述电容进行充放电的时钟信号至所述第一选通电路的输入控制端及所述第二选通电路的输入控制端。本实用新型结构简单,工艺偏差小,成本较低,最大可能的提高了时钟精度。
Description
技术领域
本实用新型涉及一种集成电路,尤指一种时钟产生电路。
背景技术
时钟产生电路是集成电路设计的重要部分,通常采用片外晶体或者晶振来提供精准的时钟源,但这增加了系统成本,因此设计精准的片内时钟产生电路十分有必要。
在传统的片内时钟产生电路中,多采用具有工艺、电压、温度等补偿的环形振荡器,或者采用RC震荡器。然而具有工艺、电压、温度等补偿的环形振荡器设计较复杂,技术难度也比较大,RC振荡器设计简单,但因为受电阻、电容的工艺偏差影响导致时钟频率的精度受限。
发明内容
鉴于以上内容,有必要提供一种结构简单,且时钟频率精度较高的时钟产生电路。
一种时钟产生电路,包括一第一电流源、一与所述第一电流源相连的电阻、一第二电流源、一与所述第二电流源相连的第一选通电路、一与所述第二电流源相连的第二选通电路、一与所述第一选通电路及所述第二选通电路相连的电容、一与所述第一电流源及所述电容相连的第一比较器、一与所述第一电流源及所述电容相连的第二比较器及一与所述第一比较器及所述第二比较器相连的RS触发器,所述电阻为R,所述第一电流源与1/R2成比例,所述第二电流源与1/R成比例,所述RS触发器输出一用于控制所述第二电流源对所述电容进行充放电的时钟信号至所述第一选通电路的输入控制端及所述第二选通电路的输入控制端。
优选地,所述第一电流源包括一第一电源端及一第一接地端,所述电阻的其中一端与所述第一电源端及所述第一比较器的一正相输入端相连,所述电阻的另一端与所述第一接地端及所述第二比较器的一反相输入端相连。
优选地,所述第一选通电路为一第一开关,所述第二选通电路为一第二开关,所述第二电流源包括一第二电源端及一第二接地端,所述第一开关的一端与所述第二电源端相连,另一端与所述电容的一端及所述第一比较器的一反相输入端相连,所述第二开关的一端与所述第二接地端相连,另一端与所述电容的一端及所述第二比较器的的一正相输入端相连。
优选地,所述第一比较器的一输出端与所述RS触发器的一输入触发端相连,所述第二比较器的一输出端与所述RS触发器的一复位端相连,所述RS触发器的一输出端输出所述时钟信号。
优选地,所述第一电流源包括一第一场效应管MP1、一与所述第一场效应管MP1相连的第二场效应管MP2、一与所述第一场效应管MP1相连的第九场效应管MN1、一与所述第二场效应管MP2相连的第十场效应管MN2及一与所述第十场效应管MN2相连的电阻R1,所述第二场效应管MP2通过一第三场效应管MP3与所述电阻的一端相连,所述电阻R1通过一第十一场效应管MN3与所述电阻的另一端相连。
优选地,所述第二电流源包括一第四场效应管MP4、一与所述第四场效应管MP4相连的第五场效应管MP5、一与所述第五场效应管MP5相连的第六场效应管MP6、一与所述第四场效应管MP4相连的第十二场效应管MN4、一与所述第十二场效应管MN4相连的第十三场效应管MN5、一与所述第六场效应管MP6相连的第十四场效应管MN6及一与所述第十三场效应管MN5相连的电阻R2。
优选地,所述第一选通电路包括一第八场效应管MP8,所述第二选通电路包括一与所述第八场效应管MP8相连的第十六场效应管MN8。
优选地,所述第二电流源通过一第七场效应管MP7与所述第八场效应管MP8相连,并通过一第十五场效应管MN7与所述第十六场效应管MN8相连。
相对现有技术,本实用新型时钟产生电路结构简单,工艺偏差小,成本较低,且该时钟产生电路的时钟周期只与电容和电流比值有关,消除了电阻R的影响因素,最大可能的提高了时钟精度。
附图说明
图1为本实用新型时钟产生电路较佳实施方式的原理结构图。
图2为本实用新型时钟产生电路较佳实施方式的电路图。
具体实施方式
请参阅图1,本实用新型时钟产生电路较佳实施方式包括一第一电流源I1、一第二电流源I2、一与该第一电流源I1相连的电阻R、一电容C、一与该电容C相连的第一比较器CMP1、一与该电容C相连的第二比较器CMP2、一与该第一比较器CMP1及该第二比较器CMP2相连的RS触发器、一与该第二电流源I2相连的第一选通电路及一第二选通电路。在本实施方式中,该第一电流源I1与成比例,其包括一第一电源端及一第一接地端,假设该第二电流源I2与成比例,其包括一第二电源端及一第二接地端,假设该第一电源端与该第二电源端均连接一电源端VD,该第一接地端与该第二接地端均连接一接地端VS;该第一选通电路为一第一开关T1;该第二选通电路为一第二开关T2,其中K1与K2为比例系数。
该电阻R的其中一端与该第一电源端及该第一比较器CMP1的一正相输入端相连,该电阻R的另一端与该第一接地端及该第二比较器CMP2的一反相输入端相连。该第一开关T1的一端与该第二电源端相连,另一端与该电容C的一端及该第一比较器CMP1的一反相输入端相连,该第二开关T2的一端与该第二接地端相连,另一端与该电容C的一端及该第二比较器CMP2的一正相输入端相连。该第一比较器CMP1的一输出端与该RS触发器的一输入触发端SB相连,该第二比较器CMP2的一输出端与该RS触发器的一复位端RB相连,该RS触发器的一输出端O输出一时钟信号CLK至该第一开关T1的输入控制端及该第二开关T2的输入控制端。
该时钟产生电路较佳实施方式的工作原理如下:该第一电流源I1流过电阻R产生一定压差,为V1-V2,V1和V2分别作为该第一比较器CMP1的正相输入端的输入信号和该第二比较器CMP2的反相输入端的输入信号;当该第一选通电路被选通时,该第二电流源I2对该电容C充电,当该第二选通电路被选通时,该第二电流源I2对该电容C放电;该电容C的电压为V0;假设V0>V1>V2,则该第一比较器CMP1的输出为低电平信号,该第二比较器CMP2的输出为高电平信号,此时RS触发器输出的时钟信号CLK使第二选通电路被选通,该第二电流源I2对电容C放电,V0开始变小;当出现V2<V0<V1时,该第一比较器CMP1的输出与该第二比较器CMP2的输出均为低电平信号,此时RS触发器的输出保持不变,继续使第二选通电路被选通,该电流源I2对电容C放电,V0继续变小;当出现V0<V2<V1时,该第一比较器CMP1的输出为高电平信号,该第二比较器CMP2的输出为低电平信号,此时RS触发器输出的时钟信号CLK使第一选通电路被选通,该第二电流源I2对电容C充电,V0电压开始升高;当出现V2<V0<V1时,该第一比较器CMP1的输出与该第二比较器CMP2的输出均为低电平信号,此时RS触发器的输出保持不变,继续使第一选通电路被选通,该第一电流源I1对电容C充电,V0继续升高;当出现V0>V1>V2时,该第一比较器CMP1的输出为低电平信号,该第二比较器CMP2的输出为高电平信号,此时RS触发器的输出使第二选通电路被选通,该第二电流源I2对电容C放电,V0开始变小,完成一个周期变化。
假设忽略比较器和RS触发器的延迟,本实用新型振荡周期计算如下:
第二电流源I2对电容C充放电的速度SR为:
第二电流源I2对电容C完成充电或放电的时间为:
从以上计算结果可知,本实用新型时钟产生电路的时钟周期只与电容C和电流比值有关,消除了电阻R的影响因素,最大可能的提高了时钟精度。
请参阅图2,图2为本实用新型时钟产生电路较佳实施方式的电路图。该时钟产生电路包括一第一场效应管MP1、一第二场效应管MP2、一第三场效应管MP3、一第四场效应管MP4、一第五场效应管MP5、一第六场效应管MP6、一第七场效应管MP7、一第八场效应管MP8、一第九场效应管MN1、一第十场效应管MN2、一第十一场效应管MN3、一第十二场效应管MN4、一第十三场效应管MN5、一第十四场效应管MN6、一第十五场效应管MN7、一第十六场效应管MN8、一电阻R1、一电阻R2、电阻R、电容C、第一比较器CMP1、第二比较器CMP2及RS触发器。其中第一场效应管MP1、第二场效应管MP2、第九场效应管MN1、第十场效应管MN2及电阻R1共同组成第一电流源I1,第四场效应管MP4、第五场效应管MP5、第六场效应管MP6、第十二场效应管MN4、第十三场效应管MN5、第十四场效应管MN6及电阻R2共同组成第二电流源I2,该第一选通电路包括第八场效应管MP8,该第二选通电路包括第十六场效应管MN8。其它元件共同组成外围偏置电路。
在本实施方式中,该第一场效应管MP1、第二场效应管MP2、第三场效应管MP3、第四场效应管MP4、第五场效应管MP5、第六场效应管MP6、第七场效应管MP7及第八场效应管MP8为P型场效应管(PMOS),该第九场效应管MN1、第十场效应管MN2、第十一场效应管MN3、第十二场效应管MN4、第十三场效应管MN5、第十四场效应管MN6、第十五场效应管MN7及第十六场效应管MN8为N型场效应管(NMOS),在其他实施方式中,场效应管可根据需要变更为能够实现同样功能的开关元件或电路。
该时钟产生电路的连接关系如下:该第一场效应管MP1的栅极、该第二场效应管MP2的栅极、漏极及该第三场效应管MP3的栅极共同连接该第十场效应管MN2的漏极,该第一场效应管MP1的源极及衬底、第二场效应管MP2的源极及衬底、第三场效应管MP3的源极及衬底、第四场效应管MP4的源极及衬底、第五场效应管MP5的源极及衬底、第六场效应管MP6的源极及衬底、第七场效应管MP7的源极及衬底、第八场效应管MP8的衬底共同连接一电源端VD,该第一场效应管MP1的漏极连接该第九场效应管MN1的漏极、栅极及第十场效应管MN2的栅极。该第三场效应管MP3的漏极通过电阻R连接该第十一场效应管MN3的栅极及漏极。该第四场效应管MP4的栅极、该第五场效应管MP5的栅极、漏极、该第六场效应管MP6的栅极及该第七场效应管MP7的栅极共同连接该第十三场效应管MN5的漏极,该第四场效应管MP4的漏极连接该第十二场效应管MN4的漏极、栅极及该第十三场效应管MN5的栅极。该第六场效应管MP6的漏极连接该第十四场效应管MN6栅极、漏极及该第十五场效应管MN7的栅极。该第七场效应管MP7的漏极连接该第八场效应管MP8的源极。该第八场效应管MP8的栅极、该第十六场效应管MN8的栅极共同连接该RS触发器的输出端O,该第八场效应管MP8的漏极、该第十六场效应管MN8的漏极共同连接该第一比较器CMP1的反相输入端及该第二比较器CMP2的正相输入端,并通过电容C连接接地端VS。该第九场效应管MN1的源极及衬底、第十场效应管MN2的衬底、第十一场效应管MN3的源极及衬底、第十二场效应管MN4的源极及衬底、第十三场效应管MN5的衬底、第十四场效应管MN6的源极及衬底、第十五场效应管MN7的源极及衬底及第十六场效应管MN8的衬底共同连接接地端VS。该第十场效应管MN2的源极通过电阻R1连接接地端VS,该第十三场效应管MN5的源极通过电阻R2连接接地端VS。该第十五场效应管MN7的漏极连接该第十六场效应管MN8的源极。
该时钟产生电路较佳实施方式的工作原理为:该第九场效应管MN1和第十场效应管MN2工作在饱和区,并且其长宽比的比值为A1。第一场效应管MP1、第二场效应管MP2和第三场效应管MP3组成电流放大器,其电流放大倍数由设计决定,假设为1。根据电路工作状态,忽略MOS管衬偏效应,可知流过电阻R的电流为:
所以电阻R两端的电压差为:ΔV=V1-V2=I1R
第十二场效应管MN4和第十三场效应管MN5工作在亚阈区,并且长宽比的比值为A2。第四场效应管MP4、第五场效应管MP5、第六场效应管MP6和第七场效应管MP7组成电流放大器,其电流放大倍数由设计确定,假设为1。第十四场效应管MN6和第十五场效应管MN7组成电流放大器,电流放大倍数由设计确定,假设为1。根据电路工作状态,忽略MOS管衬偏效应,可知给电容C充放电的电流为:
所以工作电路的时钟周期为:
其中,μn代表NMOS电子迁移率,Cox代表栅氧化层单位面积电容,代表第九场效应管MN1的宽长比,ξ代表晶体管工作于亚阈值区时的非理想因子,VT代表热力学常数。上式电阻类型相同,则可以抵消电阻随工艺和温度的影响。VT的温度系数为正温度系数,μn的温度系数为负温度系数,温度特性得以补偿;即使在标准CMOS工艺中,电容C也采用普通MOS或者N阱NMOS可变电,其值约正比于W*L*Cox,与分母中Cox抵消以消除晶体管工艺偏差。综上所述,该例子的时钟周期温度系数好,工艺偏差小,设计简单,成本小。
本实用新型时钟产生电路结构简单,工艺偏差小,成本较低,且该时钟产生电路的时钟周期只与电容C和电流比值有关,消除了电阻R的影响因素,最大可能的提高了时钟精度。
Claims (8)
1.一种时钟产生电路,其特征在于:所述时钟产生电路包括一第一电流源、一与所述第一电流源相连的电阻、一第二电流源、一与所述第二电流源相连的第一选通电路、一与所述第二电流源相连的第二选通电路、一与所述第一选通电路及所述第二选通电路相连的电容、一与所述第一电流源及所述电容相连的第一比较器、一与所述第一电流源及所述电容相连的第二比较器及一与所述第一比较器及所述第二比较器相连的RS触发器,所述电阻为R,所述第一电流源与成比例,所述第二电流源与成比例,所述RS触发器输出一用于控制所述第二电流源对所述电容进行充放电的时钟信号至所述第一选通电路的输入控制端及所述第二选通电路的输入控制端。
2.如权利要求1所述的时钟产生电路,其特征在于:所述第一电流源包括一第一电源端及一第一接地端,所述电阻的其中一端与所述第一电源端及所述第一比较器的一正相输入端相连,所述电阻的另一端与所述第一接地端及所述第二比较器的一反相输入端相连。
3.如权利要求2所述的时钟产生电路,其特征在于:所述第一选通电路为一第一开关,所述第二选通电路为一第二开关,所述第二电流源包括一第二电源端及一第二接地端,所述第一开关的一端与所述第二电源端相连,另一端与所述电容的一端及所述第一比较器的一反相输入端相连,所述第二开关的一端与所述第二接地端相连,另一端与所述电容的一端及所述第二比较器的的一正相输入端相连。
4.如权利要求3所述的时钟产生电路,其特征在于:所述第一比较器的一输出端与所述RS触发器的一输入触发端相连,所述第二比较器的一输出端与所述RS触发器的一复位端相连,所述RS触发器的一输出端输出所述时钟信号。
5.如权利要求1所述的时钟产生电路,其特征在于:所述第一电流源包括一第一场效应管MP1、一与所述第一场效应管MP1相连的第二场效应管MP2、一与所述第一场效应管MP1相连的第九场效应管MN1、一与所述第二场效应管MP2相连的第十场效应管MN2及一与所述第十场效应管MN2相连的电阻R1,所述第二场效应管MP2通过一第三场效应管MP3与所述电阻的一端相连,所述电阻R1通过一第十一场效应管MN3与所述电阻的另一端相连。
6.如权利要求1所述的时钟产生电路,其特征在于:所述第二电流源包括一第四场效应管MP4、一与所述第四场效应管MP4相连的第五场效应管MP5、一与所述第五场效应管MP5相连的第六场效应管MP6、一与所述第四场效应管MP4相连的第十二场效应管MN4、一与所述第十二场效应管MN4相连的第十三场效应管MN5、一与所述第六场效应管MP6相连的第十四场效应管MN6及一与所述第十三场效应管MN5相连的电阻R2。
7.如权利要求1所述的时钟产生电路,其特征在于:所述第一选通电路包括一第八场效应管MP8,所述第二选通电路包括一与所述第八场效应管MP8相连的第十六场效应管MN8。
8.如权利要求7所述的时钟产生电路,其特征在于:所述第二电流源通过一第七场效应管MP7与所述第八场效应管MP8相连,并通过一第十五场效应管MN7与所述第十六场效应管MN8相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206360760U CN201854253U (zh) | 2010-12-01 | 2010-12-01 | 时钟产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206360760U CN201854253U (zh) | 2010-12-01 | 2010-12-01 | 时钟产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201854253U true CN201854253U (zh) | 2011-06-01 |
Family
ID=44096633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206360760U Expired - Fee Related CN201854253U (zh) | 2010-12-01 | 2010-12-01 | 时钟产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201854253U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109245723A (zh) * | 2018-08-28 | 2019-01-18 | 中科芯集成电路股份有限公司 | 一种片上rc振荡器电路 |
CN109257032A (zh) * | 2018-07-26 | 2019-01-22 | 上海华虹宏力半导体制造有限公司 | 低频振荡器 |
-
2010
- 2010-12-01 CN CN2010206360760U patent/CN201854253U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109257032A (zh) * | 2018-07-26 | 2019-01-22 | 上海华虹宏力半导体制造有限公司 | 低频振荡器 |
CN109245723A (zh) * | 2018-08-28 | 2019-01-18 | 中科芯集成电路股份有限公司 | 一种片上rc振荡器电路 |
CN109245723B (zh) * | 2018-08-28 | 2022-05-06 | 中科芯集成电路有限公司 | 一种片上rc振荡器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101286733B (zh) | 一种低压低功耗振荡器 | |
CN101997521B (zh) | 时钟产生电路 | |
CN102386848B (zh) | 一种环形压控振荡器 | |
CN105892553A (zh) | 电源电压上电检测电路及其检测上电的实现方法 | |
CN102033564A (zh) | 基准电压电路 | |
CN102420591A (zh) | 振荡器 | |
CN104779793A (zh) | 一种用于bulk变换器的导通时间产生电路 | |
CN109060162A (zh) | 温度传感器 | |
CN202750055U (zh) | 一种片内rc 振荡器 | |
CN103580649B (zh) | 低失调低温漂高电源抑制比的rc振荡器电路 | |
CN201854254U (zh) | 时钟产生电路 | |
US10903822B2 (en) | Integrated oscillator | |
CN201854253U (zh) | 时钟产生电路 | |
CN104881071A (zh) | 低功耗基准电压源 | |
CN108667439B (zh) | 一种新型低功耗高精度低温漂rc振荡器 | |
CN104579245A (zh) | Rc振荡器 | |
CN104092368A (zh) | 一种用于cot控制模式开关调整器的定时器电路 | |
CN103440014A (zh) | 连续输出全集成开关电容带隙基准电路 | |
US7482858B2 (en) | Temperature-sensitive current source | |
JPH0258806B2 (zh) | ||
CN205320045U (zh) | 一种具有高稳定度的超低功耗时钟电路 | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
US10651831B2 (en) | Oscillation circuit | |
CN109245723B (zh) | 一种片上rc振荡器电路 | |
Lu et al. | A high linearity current-controlled CMOS relaxation oscillator with frequency self-calibration technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110601 Termination date: 20131201 |