CN201774532U

CN201774532U - 移动多媒体广播回声抵消直放站

Info

Publication number: CN201774532U
Application number: CN2010202978001U
Authority: CN
Inventors: 郝禄国; 杨建坡; 周云飞; 曾文彬
Original assignee: Allwin Telecommunication Co Ltd
Current assignee: Allwin Telecommunication Co Ltd
Priority date: 2010-08-18
Filing date: 2010-08-18
Publication date: 2011-03-23
Anticipated expiration: 2020-08-18

Abstract

本实用新型公开了一种移动多媒体广播回声抵消直放站，包括低噪声放大器、ARM处理器、时钟电路、锁相环电路、电源电路，低噪声放大器的输出端依次连接有混频器、混频器、滤波器、模数转换器、可编程逻辑门阵列、数模转换器、混频器、滤波器、功放。本实用新型以可编程能力强的可编程逻辑门阵列器件代替专用的数字电路，使系统硬件结构与功能相对独立，这样就可基于一相对通用的硬件平台，通过软件实现不同的通信功能，并可对工作频率、系统频宽、调制方式、信源编码等进行编程控制，系统灵活性大大增强。系统增加功能只需要通过软件升级来实现，方便技术进步和标准升级。本实用新型作为一种移动多媒体广播回声抵消直放站广泛应用于回波抵消数字直放站中。

Description

移动多媒体广播回声抵消直放站

技术领域

本实用新型涉及一种电路直放站，特别是一种移动多媒体广播回声抵消直放站。

背景技术

软件无线电技术，软件无线电是1992年美国首次提出的一种实现无线通信的新的体系结构。它是一种用软件来实现物理层连接的无线通信设计，其基本概念是把硬件作为无线通信的基本平台，把尽可能多的无线通信及个人通信功能用软件来实现。这样，无线通信新系统、新产品的开发将逐步转到软件的开发上来，而无线通信产品的价值也将越来越多地体现在软件上，这是无线通信领域继固定到移动、模拟到数字之后的第三次革命。

现有技术方案：传统的数字无线电系统是以硬件为核心，其射频部分和中频部分仍离不开模拟电路，将低频部分采用数字电路，其数字电路部分由专用芯片完成，系统的功能由硬件决定。

现有技术缺点：以硬件为核心的平台，采用专门的数字电路，只能实现单一的通信功能，无可编程性可言，功能实现上不够灵活，不方便系统升级。

术语解释：

AS(Active Serial)：主动串行

ADC(Analog-to-Digital Converter)：模数转换器

CMMB(China Mobile Multimedia Broadcasting)：中国移动多媒体广播

CMOS(Complementary Metal Oxide Semiconductor)：互补金属氧化物半导体

DAC(Digital-to-Analog Converter)：数模转换器

EPROM(Erasable Programmable Read-Only Memory)：可擦除可编程的只读内存

FIR(Finite impulse response)：有限长冲击响应

FLASH(Flash Memory)：闪存

FPGA(Field Programmable Gate Array)：现场可编程门阵列

ICS(Interference Cancellation System)：干扰抵消系统

IO(Input Output)：输入输出

IQ(IN phase Orthogonal)：同相正交

JTAG(Joint Test Action Group)：联合测试行为组织

LNA(Low-Noise Amplifier)：低噪声放大器

LVDS(Low-Voltage Differential Signaling)：低压差分信号

LVPECL(low-voltage positive-referenced emitter coupledlogic)：低电压伪发射极耦合逻辑

NCO(Number Controlled Oscillator)：数控振荡器

PLL(Phase)：锁相环

PA(Power Amplifier)：功率放大器

SPI(Serial Peripheral Interface)：串行外围设备接口

VC0(Voltage Controlled 0scillator)：压控制振荡器

实用新型内容

为了解决上述的技术问题，本实用新型的目的是提供一种升级方便、性价比高的移动多媒体广播回声抵消直放站。

本实用新型解决其技术问题所采用的技术方案是：

移动多媒体广播回声抵消直放站，包括低噪声放大器、ARM处理器、时钟电路、锁相环电路、电源电路，所述低噪声放大器的输出端连接有混频器，所述混频器的输出端连接有滤波器，所述滤波器的输出端连接有模数转换器，所述模数转换器的输出端连接有可编程逻辑门阵列，所述可编程逻辑门阵列的输出端连接有数模转换器，所述数模转换器的输出端连接有混频器，所述混频器的输出端连接有滤波器，所述滤波器的输出端与功放的输入端连接，所述ARM处理器与可编程逻辑门阵列连接，所述时钟电路的输出端分别与模数转换器、可编程逻辑门阵列、数模转换器和锁相环电路的输入端连接，所述锁相环电路的输出端分别与混频器和混频器的输入端连接，所述电源电路提供电源。

进一步作为优选的实施方式，所述低噪声放大器的输入端连接有接收天线，所述低噪声放大器通过接收天线接收输入信号。

进一步作为优选的实施方式，所述电源电路为分别产生27V、9V和5V电源供电的电路。

进一步作为优选的实施方式，所述可编程逻辑门阵列为FPGA芯片。

进一步作为优选的实施方式，所述FPGA芯片外围连接有FLASH芯片电路和SDRAM芯片电路。

进一步作为优选的实施方式，所述功放的输出端连接有发射天线，所述功放通过发射天线发射输出信号。

进一步作为优选的实施方式，所述电源电路为开关电源和电池。

进一步作为优选的实施方式，所述开关电源设有用于监控电源状态的电源告警盒。

本实用新型的有益效果是：本实用新型以可编程能力强的可编程逻辑门阵列器件代替专用的数字电路，使系统硬件结构与功能相对独立，这样就可以基于一相对通用的硬件平台，通过软件实现不同的通信功能，并可对工作频率、系统频宽、调制方式、信源编码等进行编程控制，系统灵活性大大增强。系统增加功能只需要通过软件升级来实现，方便技术进步和标准升级。

附图说明

下面结合附图和实施例对本实用新型作进一步说明。

图1是本实用新型的系统方框图；

图2是本实用新型的外部9V和5V电源接口图；

图3是本实用新型的3.3V转1.2V开关电源原理图；

图4是本实用新型的FPGA外部串行Flash芯片原理图；

图5是本实用新型的FPGA外部SDRAM芯片电路原理图；

图6是本实用新型的整机结构框图。

具体实施方式

参照图1，移动多媒体广播回声抵消直放站，包括低噪声放大器1、ARM处理器9、时钟电路10、锁相环电路11、电源电路12，所述低噪声放大器1的输出端连接有混频器2，所述混频器2的输出端连接有滤波器3，所述滤波器3的输出端连接有模数转换器4，所述模数转换器4的输出端连接有可编程逻辑门阵列5，所述可编程逻辑门阵列5的输出端连接有数模转换器6，所述数模转换器6的输出端连接有混频器7，所述混频器7的输出端连接有滤波器8，所述滤波器8的输出端与功放13的输入端连接，所述ARM处理器9与可编程逻辑门阵列5连接，所述时钟电路10的输出端分别与模数转换器4、可编程逻辑门阵列5、数模转换器6和锁相环电路11的输入端连接，所述锁相环电路11的输出端分别与混频器2和混频器7的输入端连接，所述电源电路12提供电源。

进一步作为优选的实施方式，所述低噪声放大器1的输入端连接有接收天线，所述低噪声放大器1通过接收天线接收输入信号。

进一步作为优选的实施方式，所述电源电路12为分别产生27V、9V和5V电源供电的电路。

进一步作为优选的实施方式，所述可编程逻辑门阵列5为FPGA芯片。

进一步作为优选的实施方式，所述功放13的输出端连接有发射天线，所述功放13通过发射天线发射输出信号。

进一步作为优选的实施方式，所述电源电路12为开关电源和电池。

为了在直放站技术上能够实现从以硬件为核心的平台走向以软件为核心的平台，升级的时候不需改变硬件平台，只需更换软件版本即可实现不同的通信功能。

由图1可知，天线接收到的微弱信号，首先经过一低噪声放大器(LNA)，把小信号放大，然后经过模拟下变频，把射频模拟信号下变频到中频模拟信号，通过滤波器把带外信号滤掉，再经过一个模数转换器(ADC)，把模拟中频信号转换成数字中频信号，进入FPGA，FPGA通过编程实现不同的功能，对信号进行处理，包括数字上下变频，数字滤波，回波对消算法等功能，然后数模转换器(DAC)把经过FPGA处理的数字信号转换成模拟中频信号，再经过混频器，把模拟中频信号上变频到射频信号，经过功放放大，射频滤波器滤除杂散后经天线发射出去。

本设计整机的电源效率大于30％，其中200W功放的供电电压是48V，供电电流14A，其效率约为29.76％，ICS模块整板供电模拟部分与数字部分分开，数字部分由外部5V供电，供电电流2A，模拟部分由外部9V供电，供电电流0.6A。其中数字部分主电源是3.3V，可由一个转换效率高达90％的开关电源芯片把5V转到3.3V，再对板上的数字部分供电，模拟部分对电源线性度要求比较高，故用两个线性电源转换芯片L7805CV把9V电源转换成5V电源，转换效率为55％，ICS模块的电源效率在50％以上。由于监控板的功耗很小，相对于功放和ICS模块可忽略不计，经计算整机效率约为30.8％。

FPGA外围电路设计，根据FPGA工作原理，FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(InputOutput Block)和内部连线(Interconnect)三个部分。FPGA的外部IO口都是可配置的，即在设计上只需要通过改变烧入FPGA的程序即可改变FPGA的IO口功能，FPGA的IO口在内部分为8个BANK，本设计FPGA采用的型号是EP3C120F484C8N，FPGA的管脚数为484个，8个BANK的可用IO口在本方案是有余的。IO管脚分配是从PCB布局实现的方便性来分配的。

FPGA配置模式有多种：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。本方案设计采用主从配置模式。

本方案设计采用的模数转换功能是通过数字下变频接收机AD6655-125实现的，AD6655-125内部含有采样率高达125MSPS的14位ADC和一个半带滤波器(HB)，一个FIR滤波器，一个NCO等。

本方案的数模转换功能由AD9779来实现，AD9779是一款16位的，采样率高达1GSPS的数模转换芯片。

时钟是一个系统的核心部分，本方案的时钟芯片采用ADI公司的时钟芯片AD9516-4，其内部含有一个锁相环，一个VCO，支持外部VCO和内部VCO两种模式，若采用差分时钟信号，可分出6路LVPECL时钟，4路LVDS时钟，若采用单端时钟信号，可分出20路CMOS时钟。

本方案，参考时钟采用一个压控晶振VCXO，外部VCO采用博威电子的MVCO700D，由AD9516-4分出两路LVPECL时钟供AD6655和FPGA使用，一路LVDS时钟供AD9779使用，一路CMOS时钟供射频部分的锁相环作为参考时钟。

系统的控制部分，本方案使用一个ARM7(Atmel公司的AT91SAM7X256)来实现整个系统的管理控制，包括各芯片的使能作用，芯片的初始化配置，系统的功率控制，与各芯片的通信，与外部通信等功能，其中芯片的使能作用和系统的功率控制由普通IO口来完成，芯片的初始化配置由SPI口完成，与外部通信功能由RS232和RS485来完成。系统为增加内存在外部扩展了一块EEPROM和一块串行FLASH，ARM7的调试口用JTAG接口。为了能够实时监控板上的温度，还添加了一个温度传感器TMP36。

射频部分电路设计，主要包括四部分：LNA模块，模拟下变频部分，模拟上变频部分和锁相环电路。天线接收下来部分的第一级放大器是采用一个型号为MGA631P8的低噪声放大器，其增益为18dB，噪声系数为0.53dB。

模拟下变频部分的混频器采用LINEAR公司的LT5557，将模拟射频信号变为模拟中频信号，模拟上变频部分采用一个IQ调制器，将DAC输出的IQ两路中频信号调制成一路模拟射频信号，IQ调制器采用德州仪器(TI)公司的TRF370333。模拟上下变频的本振信号由锁相环来提供，锁相环采用ADI公司的ADF4118，而模拟上下变频两路信号的功率控制由若干个数控衰减器和放大器来完成，数控衰减器的衰减的衰减控制由ARM7完成。

射频部分的锁相环电路如下图所示，锁相环的参考频率由时钟芯片AD9516提供，环路滤波器的带宽采用1MHz，压控振荡器VCO出来的信号经过一个放大管，把信号放大14dB，然后再用一个2功分器，把信号分别提供给上下变频作为本振信号。

本方案使用的200W的功放，信号从ICS模块出来进入到功放模块，为控制到达功放管的信号功率能满足要求，先是在信号输入处加一个可手动调节的电调衰减器和一个数控衰减器，之后加一个带通滤波器，以滤除带外的杂散，再经过三级放大，使信号的功率达到推动功放管工作的要求；另外，为保证功放模块安全工作，模块上还设有ALC电路用于限制功放的最大输出电平，检波电路用于检测功放的输出功率大小，电流检测功能用于功放的告警等。

功放前级放大电路包括一个介质滤波器和3级放大管，滤波器用于滤除带外杂散，3级放大管对信号起到放大作用，使信号功率达到推动功放管良好工作的范围。

提供外部接口，方便监控功放的工作情况，此处用一个温度传感器测试功放模块的温度，方便用户从监控界面上读取功放模块的温度。

移动多媒体广播回声抵消直放站整机由ICS模块，功放模块，监控板，输入输出滤波器，开关电源和电池等组成，其结构框图如图6所示。

以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可作出种种的等同变形或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims

1.移动多媒体广播回声抵消直放站，其特征在于：包括低噪声放大器(1)、ARM处理器(9)、时钟电路(10)、锁相环电路(11)、电源电路(12)，所述低噪声放大器(1)的输出端连接有混频器(2)，所述混频器(2)的输出端连接有滤波器(3)，所述滤波器(3)的输出端连接有模数转换器(4)，所述模数转换器(4)的输出端连接有可编程逻辑门阵列(5)，所述可编程逻辑门阵列(5)的输出端连接有数模转换器(6)，所述数模转换器(6)的输出端连接有混频器(7)，所述混频器(7)的输出端连接有滤波器(8)，所述滤波器(8)的输出端与功放(13)的输入端连接，所述ARM处理器(9)与可编程逻辑门阵列(5)连接，所述时钟电路(10)的输出端分别与模数转换器(4)、可编程逻辑门阵列(5)、数模转换器(6)和锁相环电路(11)的输入端连接，所述锁相环电路(11)的输出端分别与混频器(2)和混频器(7)的输入端连接，所述电源电路(12)提供电源。

2.根据权利要求1所述的移动多媒体广播回声抵消直放站，其特征在于：所述低噪声放大器(1)的输入端连接有接收天线，所述低噪声放大器(1)通过接收天线接收输入信号。

3.根据权利要求1所述的移动多媒体广播回声抵消直放站，其特征在于：所述电源电路(12)为分别产生27V、9V和5V电源供电的电路。

4.根据权利要求1所述的移动多媒体广播回声抵消直放站，其特征在于：所述可编程逻辑门阵列(5)为FPGA芯片。

5.根据权利要求4所述的移动多媒体广播回声抵消直放站，其特征在于：所述FPGA芯片外围连接有FLASH芯片电路和SDRAM芯片电路。

6.根据权利要求1所述的移动多媒体广播回声抵消直放站，其特征在于：所述功放(13)的输出端连接有发射天线，所述功放(13)通过发射天线发射输出信号。

7.根据权利要求1所述的移动多媒体广播回声抵消直放站，其特征在于：所述电源电路(12)为开关电源和电池。

8.根据权利要求7所述的移动多媒体广播回声抵消直放站，其特征在于：所述开关电源设有用于监控电源状态的电源告警盒。