CN201725348U

CN201725348U - 基于usb接口的条码解码装置

Info

Publication number: CN201725348U
Application number: CN2010202131283U
Authority: CN
Inventors: 林建华; 蔡春水; 刘峰; 吴明珲
Original assignee: Fujian Newland Computer Co Ltd
Current assignee: Fujian Newland Computer Co Ltd
Priority date: 2010-06-01
Filing date: 2010-06-01
Publication date: 2011-01-26
Anticipated expiration: 2020-06-01

Abstract

本实用新型公开了一种基于USB接口的条码解码装置，包括：USB接口单元；条码解码单元，与该USB接口单元电连接，条码图像经由该USB接口单元输入该条码解码单元，该条码解码单元对该条码图像进行解码并经由该USB接口单元输出解码信息。通过以上设置，本实用新型的基于USB接口的条码解码装置能够实现条码图像摄入后的即时解码，具有使用方便、解码速度更快、成本更低、并能够处理多种不同编码类型的条码图像等优点。

Description

基于USB接口的条码解码装置

【技术领域】

本实用新型涉及一种条码解码装置，特别涉及一种基于USB接口的条码解码装置。

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码，是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，信息容量及空间利用率较高，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Code one、Aztec、Data Matrix、OR码等。

现有的条码解码处理一般是利用软件解码的方式实现，需要在处理器中写入实现解码算法的一系列软件程序，软件程序容易被反向工程所破解；由于单个处理器只能同时针对一种特定类型的条码格式进行解码处理，因此解码速度较慢，不能处理多种格式类型的条码；再者，由于实现条码解码的软件算法较为复杂，因此所采用的处理器一般而言为高端的处理器(如32位处理器)，由于高端的处理器价格较为昂贵，因此造成成本升高。

另外，现有的条码解码设备需要专门的条码解码处理器和处理电路才能实现解码功能，设备体积较大，通用性差。现有的便携式电子设备需要对内部结构和处理程序进行修改才能集成现有的条码解码设备，增加了便携式电子设备的制造成本和使用成本，而且普通的便携式电子设备在不进行设备改造的情况下不易实现条码解码功能，这限制了条码技术的应用领域。

因此，针对现有技术存在的以上不足，亟需提供一种条码解码方案，以实现条码解码设备的小型化、便携化及即插即用功能。

【发明内容】

为了克服现有技术存在的成本增加、布线困难、解码速度较慢以及解码类型单一等缺点，本实用新型提供了一种基于USB接口的条码解码装置，以克服上述问题。

本实用新型解决上述问题所采用的技术方案是提供一种基于USB接口的条码解码装置，包括：USB接口单元；条码解码单元，与该USB接口单元电连接，条码图像经由该USB接口单元输入该条码解码单元，该条码解码单元对该条码图像进行解码并经由该USB接口单元输出解码信息。

根据本实用新型之一优选实施例，该条码解码单元包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，该命令寄存器用于暂存命令，该数据寄存器用于暂存数据；条码解码流水线，用于处理该条码图像；主控逻辑模块，从该命令寄存器获取处理命令，根据该处理命令将该数据存储器中存储的该条码图像传输至该条码解码流水线进行解码；以及虚拟NAND闪存总线接口，与该寄存器组电连接，用于传输符合NAND闪存接口标准的数据。

根据本实用新型之一优选实施例，该条码解码单元包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，该命令寄存器用于暂存命令，该数据寄存器用于暂存数据；条码解码流水线，用于处理该条码图像；主控逻辑模块，从该命令寄存器获取处理命令，根据该处理命令将该数据存储器中存储的该条码图像传输至该条码解码流水线进行解码；以及总线接口，与该寄存器组电连接，以使该条码解码单元与外部电路进行通讯。

根据本实用新型之一优选实施例，该条码解码单元进一步包括配置存储器，该配置存储器与该寄存器组电连接，用于存储该条码解码流水线工作时的运算参数以及查表数据，该条码解码流水线通过该主控逻辑模块以及该寄存器组从该配置存储器获取该运算参数以及该查表数据。

根据本实用新型之一优选实施例，该条码解码单元进一步包括配置存储器，该配置存储器设置在该条码解码流水线内部，用于存储该条码解码流水线工作时的运算参数以及查表数据。

根据本实用新型之一优选实施例，该条码解码单元由硬件逻辑实现的多个该条码解码流水线，该多个条码解码流水线对该条码图像进行并行处理。

根据本实用新型之一优选实施例，该USB接口单元包括：闪存数据控制模块，与该虚拟NAND闪存总线接口电连接，用于对该虚拟NAND闪存总线接口进行访问及输入输出数据；USB控制器，与该闪存数据控制模块电连接，用于将输入的符合USB通信协议的数据转换为存储数据输入该闪存数据控制模块，以及将该闪存数据控制模块输出的数据转换为符合USB通信协议的数据输出；USB接口，与该USB控制器电连接并用于输入或输出数据；微处理器，分别与该闪存数据控制模块和该USB控制器电连接，用于协调闪存数据控制模块和USB控制器的工作状态。

根据本实用新型之一优选实施例，该USB接口单元包括：USB控制器，与该总线接口电连接，用于将输入的符合USB通信协议的数据转换为存储数据输入该闪存数据控制模块，以及将该闪存数据控制模块输出的数据转换为符合USB通信协议的数据输出；USB接口，与该USB控制器电连接，用于输入或输出数据。

根据本实用新型之一优选实施例，该USB控制器集成在该条码解码单元内部。

通过以上设置，本实用新型的基于USB接口的条码解码装置能够实现条码图像摄入后的即时解码，具有使用方便、解码速度更快、成本更低、并能够处理多种不同编码类型的条码图像等优点。

【附图说明】

图1是根据本实用新型第一实施例的基于USB接口条码解码装置的电路连接框图；

图2是根据本实用新型第二实施例的基于USB接口条码解码装置的电路连接框图；以及

图3是根据本实用新型第三实施例的基于USB接口条码解码装置的电路连接框图。

【具体实施方式】

有关本实用新型的特征及技术内容，请参考以下的详细说明与附图，附图仅提供参考与说明，并非用来对本实用新型加以限制。

图1是根据本实用新型第一实施例的基于USB接口的条码解码装置的电路连接框图。本实用新型所揭示的基于USB接口的条码解码装置主要包括USB接口单元和条码解码单元。

在本实用新型的实施例中，条码解码单元包括虚拟NAND闪存总线接口116、配置存储器111、寄存器组103、主控逻辑模块101、条码解码流水线102以及数据存储器104。

其中，条码解码流水线102包括PDF417条码解码流水线、一维条码解码流水线以及RSS(Reduced Space Symbology缩小空间码)条码解码流水线，不同类型的条码解码流水线用于处理不同条码格式的条码图像，其利用硬件逻辑实现。

数据存储器104用于存储从条码解码单元外部获取的条码图像，其具体可利用RAM(random access memory随机存取存储器)来实现。

主控逻辑模块101可根据特定命令触发特定事件，可以通过触发与主控逻辑模块101电连接的设置开关(未图示)或从虚拟NAND闪存总线接口116获取外部命令来选取所需的控制状态，如从数据存储器104获取条码图像，将其传输至条码解码流水线102等。本实用新型所揭示的主控逻辑模块101不具备运算功能，而是仅根据一定条件触发相应事件，具体可利用现有的状态机实现。

虚拟NAND闪存总线接口116与条码解码单元外部的电路连接且进行通讯，以传输符合NAND闪存接口标准的数据。外部电路通过虚拟NAND闪存总线接口116输入命令以及条码图像。

虚拟NAND闪存总线接口116与主控逻辑模块101之间设置有寄存器组103，寄存器组103包括一系列自定义的寄存器，包括状态寄存器、数据寄存器以及命令寄存器等，状态寄存器用于显示主控逻辑模块101的工作状态，数据寄存器用于暂存数据，命令寄存器用于暂存命令，主控逻辑模块101可从数据寄存器读取数据，从命令寄存器读取命令，并且根据特定命令作出特定动作，其中包括从虚拟NAND闪存总线接口116输入的命令。寄存器组103与主控逻辑模块101将条码解码流水线102与外部电路隔离，可方便以后对条码解码流水线102进行升级(如增加更多可处理其他格式类型的条码解码流水线)。

另外，配置存储器111与寄存器组103电连接，用于存储条码解码流水线102工作时的运算参数以及查表数据(如译码运算所需的码表)，条码解码流水线102可通过主控逻辑模块101以及寄存器组103从配置存储器111获取以上数据，其必须能够保证在断电的情况下不会丢失数据，可用现有的EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)来实现，在一些情况下，配置存储器111可直接设置在条码解码流水线102中。

当条码图像通过虚拟NAND闪存总线接口116输入至寄存器组103的数据寄存器中，主控逻辑模块102可从数据寄存器获取条码图像，并将其保存至数据存储器104，当主控逻辑模块102从寄存器组103的命令寄存器读取到处理命令时，可将数据存储器104中的条码图像传输至条码解码流水线102进行处理，条码解码流水线102可对该条码图像进行图像预处理、灰度提取、二值化、码字读取、译码处理等一系列的条码解码处理操作。

值得注意的是，由于条码解码流水线102包括PDF417条码解码流水线、一维条码解码流水线以及RSS条码解码流水线等多种针对不同条码类型的条码解码流水线。因此，在获取条码图像后，例如是一维条码，那么该一维条码图像会同时传输至以上三种条码解码流水线中进行并行处理，而由与其格式相容的一维条码解码流水线输出该条码图像的正确条码信息。当然，也可以根据需要设置一种或者其他多种格式的条码解码流水线。

由于与一维条码图像格式不相容，PDF417条码解码流水线和RSS条码解码流水线在接收到该一维条码图像后无法进行相应处理，并输出正确的条码信息。同样地，条码解码流水线102也可对PDF417条码图像、RSS条码图像进行上述处理。当然，主控逻辑模块102也可根据用户的选择仅控制多个条码流水线中的一个条码流水线对输入条码图像进行处理。

另外，若从虚拟NAND闪存总线接口116先后获取三张条码图像A、B、C至数据存储器104，三张条码图像A、B、C分别对应三种不同类型的条码格式：PDF417条码、RSS条码以及一维条码，那么该三张条码图像可按获取的先后次序从数据存储器104提供至条码解码流水线102，同一时间下，PDF417条码解码流水线、一维条码解码流水线以及RSS条码解码流水线会首先并行处理条码图像A，结果是：PDF417条码解码流水线会对条码图像A作相应处理，并输出正确条码信息，其他两个条码解码流水线则无法对条码图像A进行处理。如果在PDF417条码解码流水线对条码图像A的处理过程中，一维条码解码流水线以及RSS条码解码流水线已确认无法处理A，则会尝试处理下一张条码图像B，其中RSS条码解码流水线会对条码图像B进行处理，并输出正确条码信息。如果在PDF417条码解码流水线和RSS条码解码流水线分别对条码图像A、B进行处理的过程中，一维条码解码流水线已确认无法处理条码图像B，则会继续尝试对下一条码图像C进行处理，并且由于格式对应，一维条码解码流水线可对C进行处理，并输出正确条码信息。

由于不用等待第一张条码图像处理完成就可以处理第二张条码图像，并且不用等待第二张条码图像处理完成就可以处理第三条码张图像，因此以上并行的条码图像处理方式可极大地提高处理不同类型的条码图像的速度。

条码解码流水线102输出的条码信息可由主控逻辑模块101存储至数据存储器104，并在需要输出时再从数据存储器104存储至数据寄存器。当然，条码解码流水线102输出的条码信息可由主控逻辑模块101直接存储至数据寄存器。存储至数据寄存器的条码信息可经虚拟NAND闪存总线接口116传输至外部电路。

本实用新型所采用的虚拟NAND闪存总线接口116包括标准NAND闪存接口，主要包括以下引脚，I/O₀-I/O₇、CLE、ALE、CS、WE、RE，其中各引脚的功能如下表1.1所介绍：

表1.1

引脚名称	引脚功能
		I/O₀～I/O₇	I/O₀～I/O₇/基本输入输出I/O₀～I/O₇引脚用于输入命令(command)、地址(address)、数据(data)，并在读取操作(read)时输出数据。
CLE	COMMAND LATCH ENABLE/命令锁存使能CLE激活时，输入数据为命令。
		ALE	ADDRESS LATCH ENABLE/地址锁存使能ALE激活时，输入数据为地址。
CS	CHIP SELECT/片选当该输入端处于有效电平，芯片才进入工作状态，实现数据的输入输出。
		WE	WRITE ENABLE/写使能WE对I/O端的输入进行控制，WE激活，允许输入，命令、
	地址、数据锁存在WE脉冲的上升沿或下降沿。
		RE	READ ENABLE读使能RE对I/O端的输入进行控制，WE激活，允许输出至I/O。

一般而言，当引脚ALE有效时，虚拟NAND闪存总线接口116从引脚I/O₀～I/O₇接收到地址数据，当引脚CLE有效时，虚拟NAND闪存总线接口116从引脚I/O₀～I/O₇接收到命令，并且将该命令暂存至寄存器组103的命令寄存器中，在WE引脚有效时，条码图像可从虚拟NAND闪存总线接口116的引脚I/O₀-I/O₇输入寄存器组103的数据寄存器，主控逻辑模块101可根据上述命令从寄存器组103的数据寄存器获取条码图像，并传输至数据存储器104。另外，当主控逻辑模块101从寄存器组103的命令寄存器读取到处理命令时，可将数据存储器104中的条码图像传输至条码解码流水线102进行解码处理。

在本实用新型的实施例中，USB接口单元包括闪存数据控制模块117、微处理器119、USB(Universal Serial BUS，通用串行总线)控制器118以及USB接口120，值得注意的是，闪存数据控制模块117、微处理器119以及USB控制器118可以是独的模块，或是相互集成的模块，而USB接口120通常是便携式的外置接口。

虚拟NAND闪存总线接口116与闪存数据控制模块117电连接，使得闪存数据控制模块117将虚拟NAND闪存总线接口116以及其后的寄存器组103、主控逻辑模块101、条码解码流水线102、数据存储器104识别为现有的NAND闪存，因此，虚拟NAND闪存总线接口116以及其后的寄存器组103、主控逻辑模块101、条码解码流水线102、数据存储器104被虚拟成现有的NAND闪存，由闪存数据控制模块117控制其读写操作。

其中，微处理器119分别与闪存数据控制模块117和USB控制器118电连接，用于协调闪存数据控制模块117和USB控制器118的工作状态，USB控制器118分别与USB接口120和闪存数据控制模块117电连接，用于将USB接口120输入的符合USB通信协议的数据转换为存储数据输入闪存数据控制模块117，以及将闪存数据控制模块117输出的数据转换为符合USB通信协议的数据，经由USB接口220输出，从而实现闪存数据控制模块117与USB接口120之间的数据传输。闪存数据控制模块117用于对虚拟NAND闪存总线接口116进行访问及输入输出数据。

通过以上设置，本实用新型所揭示的条码解码装置可通过USB接口120与任何现有的兼容USB通信协议的设备电连接。当条码图像从USB接口120输入后，经由USB控制器118进行数据转换后可送至虚拟NAND闪存总线接口116，虚拟NAND闪存总线接口116将条码图像暂存至寄存器组103的数据寄存器中，主控逻辑模块101从数据寄存器中获取改条码图像，并将其存储至数据存储器104，当主控逻辑模块101从命令寄存器中接收到处理命令后，会将数据存储器104中的条码图像发送至条码解码流水线102，由条码解码流水线102对该条码解码流水线进行解码运算，并且在运算完成后将运算结果输出至虚拟NAND闪存总线接口116，闪存数据控制模块117读取运算结果并经由USB控制器118转换为符合USB通信协议的数据输出至USB接口120，由兼容USB通信协议的设备从USB接口120获取运算结果。

接下来，请参见图2，图2是根据本实用新型第二实施例的基于USB接口条码解码装置的电路连接框图。

在本实施例中，条码解码单元包括总线接口216、配置存储器211、寄存器组203、主控逻辑模块201、条码解码流水线202以及数据存储器204。其中，配置存储器211、寄存器组203、主控逻辑模块201、条码解码流水线202以及数据存储器204的功能与本实用新型的第一实施例相同。其不同之处在于，在本实施例中，将虚拟NAND闪存总线接口116被替换为总线接口216，总线接口216相较于虚拟NAND闪存总线接口而言，其具有更广的适用性。

在本实施例中，USB接口单元包括微处理器219、USB控制器218和USB接口220。其中，微处理器219分别与总线接口216和USB控制器218电连接，用于协调总线接口216和USB控制器118的工作状态；USB控制器218用于将USB接口220输入的符合USB通信协议的数据转换为条码解码单元可识读的数据格式，并经由微处理器219输入条码解码单元，以及将微处理器219输出的数据转换为符合USB通信协议的数据，经由USB接口220输出；USB接口220与USB控制器218连接，用于输入或输出数据。值得注意的是，微处理器219、USB控制器218可以是独立的模块，或是相互集成的模块，而USB接口220通常是便携式的外置接口。本实施例相较于第一实施例而言，大大地简化了条码解码装置的复杂度。

接下来，请参见图3，图3是根据本实用新型第三实施例的基于USB接口条码解码装置的电路连接框图。

本实施例与第一、第二实施例类似，条码解码单元包括总线接口316、USB控制器318、配置存储器311、寄存器组303、主控逻辑模块301、条码解码流水线302以及数据存储器304。其中，总线接口316、USB控制器318、配置存储器311、寄存器组303、主控逻辑模块301、条码解码流水线302以及数据存储器304的功能与上述的第一和第二实施例相同，而USB接口单元仅包括USB接口320。值得注意的是，在本实施例中，USB控制器318与总线接口316直接连接，且集成在条码解码单元内部。因此，大大地增强了条码解码装置的便携性。

本实用新型提供了一种便携式的条码解码方案，用户只需通过支持USB通信协议的设备输入条码图像到基于USB接口的条码解码单元中，就可获取相应的解码结果，提高了条码解码设备的便携性，而且现有的支持USB通信协议的设备无需进行任何改动即可与条码解码设备配合使用，增加了条码解码设备的应用范围和使用灵活性，同时由于采用了类似并行的硬件解码方式，因而解码速度比现有的软件解码速度更快。

由以上所揭示的实施例可知，本实用新型所揭示的基于USB接口的条码解码单元由于采用了条码解码处理专用的硬件解码流水线，因此其与现有的软件解码相比解码速度更快；另外，纯硬件结构的条码解码处理流水线不会被反向工程所破解，安全性能很高；并且，将条码解码单元集成于USB接口上，使得可实现从USB接口输入条码图像，即时解码。

以上参照附图说明了本实用新型的各种优选实施例，但是只要不背离本实用新型的实质和范围，本领域的技术人员可以对其进行各种形式上的修改和变更，都属于本实用新型的保护范围。

Claims

1.一种基于USB接口的条码解码装置，其特征在于，包括：

USB接口单元；

条码解码单元，与所述USB接口单元电连接，条码图像经由所述USB接口单元输入所述条码解码单元，所述条码解码单元对所述条码图像进行解码并经由所述USB接口单元输出解码信息。

2.根据权利要求1所述的基于USB接口的条码解码装置，其特征在于，所述条码解码单元包括：

数据存储器，用于存储条码图像；

寄存器组，包括命令寄存器和数据寄存器，所述命令寄存器用于暂存命令，所述数据寄存器用于暂存数据；

条码解码流水线，用于处理所述条码图像；

主控逻辑模块，从所述命令寄存器获取处理命令，根据所述处理命令将所述数据存储器中存储的所述条码图像传输至所述条码解码流水线进行解码；以及

虚拟NAND闪存总线接口，与所述寄存器组电连接，用于传输符合NAND闪存接口标准的数据。

3.根据权利要求1所述的基于USB接口的条码解码装置，其特征在于，所述条码解码单元包括：

数据存储器，用于存储条码图像；

条码解码流水线，用于处理所述条码图像；

总线接口，与所述寄存器组电连接，以使所述条码解码单元与外部电路进行通讯。

4.根据权利要求1所述的基于USB接口的条码解码装置，其特征在于，所述条码解码单元进一步包括配置存储器，所述配置存储器与所述寄存器组电连接，用于存储所述条码解码流水线工作时的运算参数以及查表数据，所述条码解码流水线通过所述主控逻辑模块以及所述寄存器组从所述配置存储器获取所述运算参数以及所述查表数据。

5.根据权利要求1所述的基于USB接口的条码解码装置，其特征在于，所述条码解码单元进一步包括配置存储器，所述配置存储器设置在所述条码解码流水线内部，用于存储所述条码解码流水线工作时的运算参数以及查表数据。

6.根据权利要求2所述的基于USB接口的条码解码装置，其特征在于，所述条码解码单元由硬件逻辑实现多个所述条码解码流水线，所述多个条码解码流水线对所述条码图像进行并行处理。

7.根据权利要求1或2所述的基于USB接口的条码解码装置，其特征在于，所述USB接口单元包括：

闪存数据控制模块，与所述虚拟NAND闪存总线接口电连接，用于对所述虚拟NAND闪存总线接口进行访问及输入输出数据；

USB控制器，与所述闪存数据控制模块电连接，用于将输入的符合USB通信协议的数据转换为存储数据输入所述闪存数据控制模块，以及将所述闪存数据控制模块输出的数据转换为符合USB通信协议的数据输出；

USB接口，与所述USB控制器电连接并用于输入或输出数据；

微处理器，分别与所述闪存数据控制模块和所述USB控制器电连接，用于协调闪存数据控制模块和USB控制器的工作状态。

8.根据权利要求1或3所述的基于USB接口的条码解码装置，其特征在于，所述USB接口单元包括：

USB控制器，与所述总线接口电连接，用于将输入的符合USB通信协议的数据转换为存储数据输入所述闪存数据控制模块，以及将所述闪存数据控制模块输出的数据转换为符合USB通信协议的数据输出；

USB接口，与所述USB控制器电连接，用于输入或输出数据。

9.根据权利要求8所述的基于USB接口的条码解码装置，其特征在于，所述USB控制器集成在所述条码解码单元内部。