CN201674460U - 一种级联型高压变频器的控制系统 - Google Patents

Abstract

本实用新型公开了一种级联型逆变器的控制系统，包括级联型电压源逆变器，级联型电压源逆变器内设置多个功率单元，其特征在于：所述各功率单元分别通过控制光纤与现场可编程门阵列相连，所述现场可编程门阵列与主控CPU相连。本实用新型采用一片现场可编程门阵列作为PWM控制脉冲发生器，采用软件编程方式设计，比常用的方法成本低、开发周期短、硬件可靠性高。

Description

一种级联型高压变频器的控制系统

技术领域

本实用新型涉及一种级联型逆变器控制系统，尤其涉及一种具有记忆输出功能和后备故障处理功能的级联型逆变器控制系统，属于中高压电动机变频调速装置领域。

背景技术

级联型高压变频器已经成为高压变频器领域的一类重要产品，由于其输入、输出波形谐波含量少，以及其模块化设计，已经在高压大功率调速场合获得了广泛的应用。但是，一方面由于其功率模块众多，其控制系统比较复杂；另一方面，级联型高压变频器大多用在重要设备的驱动场合，对其控制系统的可靠性要求较高。

级联型高压变频器采用功率单元串联的方式获得高压输出，每个功率单元采用模块化设计，可以互相替换，区别在于控制每个功率单元的PWM信号不同，即载波移相控制。由于功率单元数量较多，因而需要主控系统提供较多的PWM控制信号。以6级/6kV级联变频器为例，每一相包含有6个功率单元，三相共18个功率单元，需要主控系统提供18路PWM控制信号，而DSP一般最多只能提供12路PWM信号，因而级联型变频器需要解决功率单元控制信号的产生问题。

级联型高压变频器的控制系统产生PWM信号的方式主要有基于计时芯片方式和基于复杂可编程逻辑器件(CPLD或FPGA)方式。

采用计时芯片方式，由DSP完成正弦调制波和三角载波的比较，产生PWM控制波形，利用计时芯片实现PWM信号的移相，需要较多的计时芯片，以10级级联变频器控制系统为例，主控系统需要20片计时芯片，增加了控制系统成本和电路板面积，同时当DSP故障时，系统必须停机，可靠性不高。

基于复杂可编程逻辑器件(CPLD或FPGA)方式，有两种控制方式：

1)DSP完成正弦调制波和三角载波的比较，输出高低电平的持续时间给可编程逻辑器件，利用可编程逻辑器件的计时功能实现PWM信号的移相；

2)DSP输出调制正弦波信号给可编程逻辑器件，利用可编程逻辑器件的计时功能产生经过移相的各路三角载波，并与正弦调制波比较，输出各路PWM控制信号。相对于采用计时芯片的方式，这两种方式都实现了减少芯片数量和电路板面积的目标，但仍然无法解决DSP故障时系统停机的问题。并且采用CPLD时，受逻辑单元数量的限制，一般也需要三片甚至更多CPLD芯片。

本实用新型对于以上的问题，进行了有益的改进。

实用新型内容

本实用新型所要解决的技术问题在于克服现有技术的不足，提供一种简单、可靠、实用、灵活的级联型变频器控制系统。

本实用新型所要解决的另一个技术问题在于提供一种具有记忆输出功能和后备故障处理功能的级联型变频器控制系统。

为了解决上述存在的问题，本实用新型采用以下技术方案：

一种级联型逆变器的控制系统，包括级联型电压源逆变器，级联型电压源逆变器内设置多个功率单元，其特征在于：所述各功率单元分别通过控制光纤与现场可编程门阵列(FPGA)相连，所述现场可编程门阵列与主控CPU相连。

前述的级联型高压变频器控制系统，其特征在于：所述主控CPU为数字信号处理器(DSP)。

如上所述的级联型逆变器的控制系统，其特征在于：所述的级联型电压源逆变器，采用功率单元移相串联的电路拓扑，所述功率单元为绝缘栅双极型晶体管的电压源型逆变器单元。

前述的级联型高压变频器控制系统，其特征在于：所述可编程门阵列包括以下各功能单元：

CPU状态监视器：用于接收主控CPU向FPGA定时发送的状态脉冲信号，判断主控CPU的工作状态；

状态存储器：用于存储变频器的故障状态、旁路状态和运行频率信息；

双口RAM：用于接收并保存主控CPU发送的三相调制波信号数据，供FPGA读取并进行比较以产生PWM控制脉冲；同时主控CPU可通过双口RAM读取FPGA中的状态存储器的信息；

正弦波地址发生器：接收运行频率信息和主控CPU的状态信息；接收到CPU状态异常信号后，根据运行频率信息产生地址，从双口RAM中读取数据进入缓存；

三角波发生器：根据状态存储器内的故障信息和旁路信息，产生不同相位的多路三角载波信号，并输入比较器；

缓存：用于从双口RAM中读取数据；

比较器：比较缓存中的调制波信号与三角载波信号，产生控制功率单元功率开关通断的SPWM信号；

通讯信号转换器：接收后备故障处理器的控制，将比较器产生的并行SPWM信号转换为适合光纤发送的串行信号。

一种级联型逆变器的控制方法，包括以下步骤：数字信号处理器(DSP)发送用于控制电压源逆变器的三相调制波信号数据；现场可编程门阵列(FPGA)接收数字信号处理器(DSP)发送的调制波信号数据，并和不同相位的三角载波进行比较产生PWM控制脉冲；

如上所述的一种级联型逆变器的控制方法，所述数字信号处理器(DSP)用于PWM控制算法的实施和事务处理(控制逻辑、故障处理等)；现场可编程门阵列(FPGA)用于产生多路三角载波信号，并通过调制波和三角载波的比较产生电压源逆变器的PWM控制信号，记忆输出功能和后备故障处理功能也在FPGA中实现。

如上所述的一种级联型逆变器的控制方法，所述记忆输出功能是：当数字信号处理器(DSP)短时退出运行时(如死机)，现场可编程门阵列(FPGA)锁存接收到的调制波信号数据，继续将三角载波和锁存的调制波进行比较产生PWM控制脉冲，从而实现变频器在DSP短时退出时变频器保持原状态继续稳定运行；当数字信号处理器(DSP)复位正常后，读取现场可编程门阵列(FPGA)的状态寄存器，根据当前变频器运行状态由数字信号处理器(DSP)继续产生三相调制波信号，保证数字信号处理器(DSP)的“无缝切换”；

如上所述的一种级联型逆变器的控制方法，后备故障处理功能是：在DSP正常工作状态下，故障处理由数字信号处理器(DSP)执行，现场可编程门阵列(FPGA)将变频器故障状态存储在状态寄存器中；当数字信号处理器(DSP)短时退出运行时，由现场可编程门阵列(FPGA)对变频器故障进行处理，从而保证在DSP短时退出时变频器系统的运行安全。

本实用新型与现有技术相比具有如下优点：

1、本实用新型采用一片现场可编程门阵列(FPGA)作为PWM控制脉冲发生器，采用软件编程方式设计，比常用的方法成本低、开发周期短、硬件可靠性高；

2、采用记忆输出功能后，当DSP短时退出时，变频器系统可保持原状态继续运行而不需停机，大大提高了系统的可靠性；

3、采用后备故障处理功能后，保证了系统在DSP退出期间变频器的基本保护，提高系统自身的安全性。

附图说

图1为级联型电压源逆变器主电路图；

图2为现场可编程门阵列(FPGA)记忆输出功能与后备故障处理功能原理图；

图3为后备故障处理功能原理图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步描述：

如图1所示的本实用新型的级联型高压变频器的控制系统，包含了数字信号处理器(DSP)和现场可编程门阵列(FPGA)，两者接口如图1所示。

本实用新型中PWM控制脉冲的产生过程如下：

1)系统上电后首先初始化，数字信号处理器(DSP)获取目标频率、起始频率以及升频、降频曲线；可编程门阵列(FPGA)初始化其三角波发生器，设置各路三角载波初始相位和幅值。

2)数字信号处理器(DSP)负责控制算法的实现，计算出所需的三相调制波信号Mx(p代表不同相位a、b、c)，并通过总线送入现场可编程门阵列(FPGA)。由数字信号处理器(DSP)产生调制波信号，可以方便的在同一控制系统平台上实现各种不同的控制算法，增加了控制系统的灵活性；

3)可编程门阵列(FPGA)按照一定的相位产生相同幅值的多路三角载波信号Ci(i代表不同相位不同级的功率单元的编号)。三角波发生器在每个三角波的谷值处给DSP一个中断，通知DSP更新调制波信号Mx的数据。DSP在每次更新Mx数据的同时，也更新状态寄存器。在每个三角波的峰值处从双口RAM中读取调制波信号数据进入缓存。多路比较器实时的将缓存数据与对应的三角载波进行比较，产生SPWM控制波形。

本实用新型中的记忆输出功能的具体实现方法如图2所示，其具体实现方法如下所述：

1)为实现记忆输出功能，在FPGA内部构造了一个DSP看门狗和系统状态存储器。DSP正常工作时，每ms要向FPGA发送一个喂狗信号，DSP看门狗实时监视此喂狗信号；系统状态存储器保存变频器系统当前运行状态，包括：当前系统旁路运行状态，故障状态，运行频率。

2)当DSP工作正常时，三相调制波信号Mx的数据由数字信号处理器(DSP)产生并通过数据总线发送到可编程门阵列(FPGA)的数据缓冲器，比较器将此调制波信号与各路三角载波信号Ci进行实时比较，产生PWM控制脉冲；

3)当DSP工作异常(如死机)时，喂狗信号不能正常发送，DSP看门狗超过2ms没有收到此信号，则认为DSP工作异常，并将此异常状态通知正弦波地址发生器和后备故障处理器。正弦波地址发生器收到DSP状态异常信号后，从状态存储器读取频率信息更新其地址寄存器，不再从数据总线读取调制波信号数据更新缓存，而是根据当前地址寄存器中的数据产生地址，从双口RAM中读取数据送入缓存，从而实现DSP死机时保持变频器的输出频率和相位。

4)FPGA内部构造的状态存储器保证了DSP复位成功后可以重新投入工作而不影响变频器系统输出波形。状态寄存器存储变频器的旁路运行信息、故障信息和运行频率，当DSP复位成功后，读取状态存储器中的三组信息数据，并根据此状态重新进行算法实施，产生三相调制波信号Mx，保证了DSP投入后变频器输出的连续性。

本实用新型中的后备故障处理功能如图2和图3所示，在FPGA内部构造了一个后备故障处理模块，在DSP工作异常期间负责对变频器系统故障和功率单元故障进行处理。其具体实现方法如下所述：

1)DSP工作正常时，变频器系统故障和功率单元故障均由DSP负责完成，不使能后备故障管理功能，FPGA只接收系统故障字ERR_SYS和功率单元故障字ERR_CELL，但不进行处理。

2)当DSP看门狗检测到DSP状态异常后，将异常状态通知后备故障处理模块，DSP异常信号ERR_CPU为1，授权后备故障处理模块对变频器系统进行保护。后备故障管理模块实时接收系统故障字ERR_SYS和功率单元故障字ERR_CELL，当检测到故障发生时，故障处理模块按照预定的逻辑对变频器故障进行相应的保护动作。

后备故障处理模块预定的故障处理逻辑为：系统故障封脉冲停机，包括输入\输出过流，输入过压，通讯故障、输出缺相；功率单元故障进行旁通运行处理，即当某一功率单元故障时，故障处理模块接收单元故障字，判断故障单元编号并通过PWM信号控制同一级的三个功率单元均输出0电平。

3)在DSP故障期间，故障处理模块接收到故障并处理后，将故障状态及处理结果存入状态存储器中，以备DSP复位后读取；

4)DSP复位成功后，首先通过数据总线读取可编程门阵列(FPGA)中的状态存储器，获取当前旁通运行状态、故障状态和输出频率，重新投入正常运行。

Claims (4)

1.一种级联型逆变器的控制系统，包括级联型电压源逆变器，级联型电压源逆变器内设置多个功率单元，其特征在于：所述各功率单元分别通过控制光纤与现场可编程门阵列相连，所述现场可编程门阵列与主控CPU相连。

2.根据权利要求1所述的级联型高压变频器控制系统，其特征在于：所述主控CPU为数字信号处理器。

3.根据权利要求1所述的级联型逆变器的控制系统，其特征在于：所述的级联型电压源逆变器，采用功率单元移相串联的电路拓扑，所述功率单元为绝缘栅双极型晶体管的电压源型逆变器单元。

4.根据权利要求1所前述的级联型高压变频器控制系统，其特征在于：所述可编程门阵列包括以下各功能单元：

CPU状态监视器：用于接收主控CPU向FPGA定时发送的状态脉冲信号，判断主控CPU的工作状态；

状态存储器：用于存储变频器的故障状态、旁路状态和运行频率信息；

双口RAM：用于接收并保存主控CPU发送的三相调制波信号数据，供FPGA读取并进行比较以产生PWM控制脉冲；同时主控CPU可通过双口RAM读取FPGA中的状态存储器的信息；

正弦波地址发生器：接收运行频率信息和主控CPU的状态信息；接收到CPU状态异常信号后，根据运行频率信息产生地址，从双口RAM中读取数据进入缓存；

三角波发生器：根据状态存储器内的故障信息和旁路信息，产生不同相位的多路三角载波信号，并输入比较器；

缓存：用于从双口RAM中读取数据；

比较器：比较缓存中的调制波信号与三角载波信号，产生控制功率单元功率开关通断的SPWM信号；

通讯信号转换器：接收后备故障处理器的控制，将比较器产生的并行SPWM信号转换为适合光纤发送的串行信号。

Images