CN201611659U - 主动元件阵列基板 - Google Patents

Abstract

本实用新型适用于电子元件阵列基板，提供了一种主动元件阵列基板，包括一基板、多条第一配线、多条第二配线、多条第三配线以及一像素阵列；基板具有一显示区和一位于显示区旁的非显示区；所述第一配线、第二配线和第三配线皆设置于非显示区内；所述第二配线位于第一配线的上方，两者以绝缘层隔开，而第三配线位于第二配线的上方，两者以另一绝缘层隔开。像素阵列设置于显示区内，并电性连接第一配线、第二配线以及第三配线。本实用新型能应用于液晶显示技术。

Description

主动元件阵列基板

技术领域

本实用新型属于电子元件阵列基板，尤其涉及一种能应用于显示面板的主动元件阵列基板。

背景技术

目前常见的液晶显示器大多为薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，TFT-LCD)，其主要元件包括薄膜晶体管阵列基板、彩色滤光基板(color filter substrate)、位在薄膜晶体管阵列基板与彩色滤光基板之间的液晶层以及背光模组(backlightmodule)。

承上述，薄膜晶体管阵列基板是利用电场来改变液晶层内的液晶分子排列，以控制背光模组所发出的光线对彩色滤光基板的穿透，进而让薄膜晶体管液晶显示器显示影像。因此，薄膜晶体管阵列基板乃是薄膜晶体管液晶显示器的重要元件。

图1是现有的一种薄膜晶体管阵列基板的俯视示意图。请参阅图1，现有的薄膜晶体管阵列基板100包括一基板110以及一像素阵列120。基板110具有一显示区112与一位于显示区112旁的非显示区114，而像素阵列120包括多条扫描线122、多条数据线124以及一像素群126。

详细而言，扫描线122、数据线124与像素群126皆配置于显示区112内，而这些扫描线122还从显示区112延伸至非显示区114内。这些扫描线122都是由同一层膜层所形成，因此这些扫描线122实质上是处于基板110的同一平面上。

像素群126包括多个像素单元(pixel unit，图1未绘示)，而各个像素单元包括一薄膜晶体管(图1未绘示)与一像素电极(pixelelectrode，图1未绘示)。这些扫描线122与这些数据线124皆电性连接薄膜晶体管。控制芯片(图1未绘示)装设于非显示区114内，并通过位于这些扫描线122，得以控制像素群126的这些像素单元，使得薄膜晶体管液晶显示器可以显示影像。

实用新型内容

本实用新型的目的在于提供一种能应用于液晶显示技术的主动元件阵列基板。

本实用新型是这样实现的，一种主动元件阵列基板，所述主动元件阵列基板包括：

一基板，具有一显示区和一位于所述显示区旁的非显示区；

多条第一配线，设置于所述非显示区内；

多条第二配线，设置于所述非显示区内，并位于所述第一配线的上方；

多条第三配线，设置于所述非显示区内，并位于所述第二配线的上方；

一像素阵列，设置于所述显示区内，并电性连接所述第一配线、所述第二配线以及所述第三配线；

一第一绝缘层，覆盖所述第一配线，并位于所述第一配线与所述第二配线之间；以及

一第二绝缘层，覆盖所述第二配线和所述第一绝缘层，并位于所述第二配线与所述第三配线之间。

所述第一配线与所述第三配线部分重叠。

所述第一配线、第二配线以及第三配线三者其中之一的形状为折线形状。

所述第一配线和第二配线为金属线；所述第三配线为金属线或为透明导电线。

所述第一绝缘层为闸极绝缘层；所述第二绝缘层为平坦层；所述第二绝缘层的厚度大于所述第一绝缘层的厚度。

所述像素阵列包括：

多条扫描线，设置于所述显示区内；

多条数据线，设置于所述显示区内；以及

多个像素单元，设置于所述显示区内，并电性连接所述扫描线和所述数据线。

所述扫描线电性连接所述第一配线、第二配线以及第三配线。

所述主动元件阵列基板还包括：

多个第一导电柱，设置于所述第一绝缘层中与所述第二绝缘层中，而各所述第一导电柱连接于其中一条第三配线与其中一条扫描线之间；以及

多个第二导电柱，设置于所述第一绝缘层中，而各所述第二导电柱连接于其中一条第二配线与其中一条扫描线之间。

所述数据线电性连接所述第一配线、第二配线以及第三配线。

所述主动元件阵列基板还包括：

多个第一导电柱，设置于所述第二绝缘层中，而各所述第一导电柱连接于其中一条第三配线与其中一条数据线之间；以及

多个第二导电柱，设置于所述第一绝缘层中，而各所述第二导电柱连接于其中一条第一配线与其中一条数据线之间。

在本实用新型实施例中，由于第一配线、第二配线以及第三配线电性连接扫描线或数据线，所以装设于非显示区内的控制芯片能通过第一配线、第二配线以及第三配线，来控制像素阵列的这些像素单元，让液晶显示器得以显示影像。如此，本实用新型的主动元件阵列基板能应用于液晶显示技术。

附图说明

图1是现有技术提供的一种薄膜晶体管阵列基板的俯视示意图。

图2A是本实用新型第一实施例的主动元件阵列基板的俯视图。

图2B是图2A中线I-I的剖面示意图。

图2C是图2A中线II-II的剖面示意图。

图2D是图2A中线III-III的剖面示意图。

图3A是本实用新型第二实施例的主动元件阵列基板的俯视图。

图3B是图3A中线IV-IV的剖面示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图2A是本实用新型第一实施例的主动元件阵列基板的俯视图。请参阅图2A，主动元件阵列基板200包括一基板210、一像素阵列220、多条第一配线230a、多条第二配线230b以及多条第三配线230c，其中基板210具有一显示区212和一非显示区214，而非显示区214位于显示区212旁。

这些第一配线230a、第二配线230b和第三配线230c皆配置于非显示区214内，而像素阵列220配置于显示区212内，并电性连接这些第一配线230a、第二配线230b以及第三配线230c。第一配线230a、第二配线230b以及第三配线230c三者其中之一的形状可以是折线形状，例如图2A所示的第三配线230c，其形状为折线形状。

不过，在其它未绘示的实施例中，第一配线230a的形状或第二配线230b的形状可以是折线形状；或者，第一配线230a、第二配线230b以及第三配线230c其中任二者的形状为折线形状；或是，第一配线230a、第二配线230b以及第三配线230c三者的形状皆为折线形状。因此，图2A所示的第一配线230a、第二配线230b和第三配线230c三者的形状仅为举例说明，并非限定本实用新型。

像素阵列220包括多条扫描线222、多条数据线224以及多个像素单元226，而这些扫描线222、数据线224以及这些像素单元226皆配置显示区212内，其中这些像素单元226电性连接这些扫描线222和这些数据线224。

图2B是图2A中线I-I的剖面示意图。请参阅图2A及图2B，各个像素单元226包括一晶体管226a以及一电性连接晶体管226a的像素电极226b，而主动元件阵列基板200还可以包括一第一绝缘层202以及一第二绝缘层204。

承上述，各个晶体管226a可以是薄膜晶体管，该晶体管226a可包括一源极(source)S、一汲极(drain)D、一闸极(gate)G以及一通道层(channel layer)C，而像素电极226b可为透明导电层，其材料例如是铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(IndiumZinc Oxide，IZO)。

闸极G配置于基板210上，并连接扫描线222，其中这些闸极G和这些扫描线222可以是由同一层膜层所形成，而闸极G以及其所连接的扫描线222二者可以是一体成型。第一绝缘层202覆盖闸极G和基板210，并且可以是由二氧化硅等绝缘材料所制成，而第一绝缘层202可为闸极绝缘层。

通道层C配置于第一绝缘层202上，并位于闸极G上方，所以第一绝缘层202配置在闸极G与通道层C之间，让闸极G不会直接与通道层C电性导通。源极S与汲极D皆配置于通道层C和第一绝缘层202上，其中源极S连接数据线224，而汲极D则连接像素电极226b。此外，这些源极S和这些数据线224皆可以是由同一层膜层所形成，而源极S以及与其连接的数据线224二者可以是一体成型。

第二绝缘层204覆盖源极S、汲极D、通道层C以及第一绝缘层202，并且可以是由氮化硅或高分子化合物等绝缘材料所制成。当第二绝缘层204是由高分子化合物所制成时，第二绝缘层204可为一种平坦层，且第二绝缘层204的厚度T2可大于第一绝缘层202的厚度T1。第二绝缘层204具有一开口(via)V，而像素电极226b配置于第二绝缘层204上，其中像素电极226b通过开口V电性连接汲极D。

承上述，闸极G、源极S及汲极D皆可以是金属层，而通道层C可以是半导体层，其材料例如是多晶硅(poly silicon)或非晶硅(amorphous silicon)。此外，在本实施例中，晶体管226a还可以包括一欧姆接触层(Ohm contact layer)O，其配置于源极S与通道层C之间，以及汲极D与通道层C之间。

由于晶体管226a的闸极G连接扫描线222，源极S连接数据线224，而汲极D连接像素电极226b，因此扫描线222能开启或关闭晶体管226a，以控制数据线224输出电压给像素电极226b。如此，液晶层内的液晶分子能被这些像素电极226b所驱动，从而让液晶显示器得以显示影像。

图2C是图2A中线II-II的剖面示意图。请参阅图2A及图2C，这些扫描线222电性连接这些第一配线230a、第二配线230b和第三配线230c。这些第一配线230a直接连接一些扫描线222，且这些第一配线230a和这些扫描线222二者可以是由同一层膜层所形成，其中第一配线230a以及其所连接的扫描线222二者可以是一体成型(如图2A所示)，且第一配线230a可以是金属线。

在本实施例中，主动元件阵列基板200还包括多个第一导电柱240a以及多个第二导电柱240b，而通过这些第一导电柱240a和第二导电柱240b，扫描线222得以电性连接第二配线230b和第三配线230c。

详细而言，这些第一导电柱240a配置于第一绝缘层202中和第二绝缘层204中，而各个第一导电柱240a连接于其中一条第三配线230c和其中一条扫描线222之间。如此，第三配线230c得以电性连接扫描线222。这些第二导电柱240b配置于第一绝缘层202中，而各个第二导电柱240b连接于其中一条第二配线230b以及其中一条扫描线222之间。如此，第二配线230b得以电性连接扫描线222。

图2D是图2A中线III-III的剖面示意图。请参阅图2D，这些第一配线230a配置于基板210上，这些第二配线230b位于第一配线230a的上方，而这些第三配线230c位于这些第二配线230b的上方。也就是说，这些第二配线230b位于这些第一配线230a与这些第三配线230c之间。

请参阅图2B与图2D，第一绝缘层202位于这些第一配线230a与这些第二配线230b之间，且第一绝缘层202不仅覆盖晶体管226a的闸极G和基板210，同时还覆盖这些第一配线230a。第二绝缘层204位于这些第二配线230b与这些第三配线230c之间，而且第二绝缘层204不仅覆盖第一绝缘层202和晶体管226a的源极S、汲极D以及通道层C(如图2B所示)，同时还覆盖这些第二配线230b。

另外，第一配线230a和第二配线230b可以皆为金属线，而这些第二配线230b和数据线224可以是由同一层膜层所形成，因此第二配线230b、汲极D以及源极S三者也可以是由同一层膜层所形成。

这些第三配线230c皆配置于第二绝缘层204上，而这些第三配线230c和这些像素电极226b可以是由同一层膜层所形成，其中像素电极226b可以是由铟锡氧化物或铟锌氧化物所形成的透明导电层，因此这些第三配线230c可以皆为透明导电线。

不过，在其它实施例中，第三配线230c也可以是金属线。也就是说，在本实用新型的所有实施例中，第三配线230c与像素电极226b不一定是由同一层膜层所形成，所以在此不限定第三配线230c为透明导电线。

请参阅图2A与图2D，由于第三配线230c的形状皆为折线形状，因此第三配线230c可以被弯曲并分别与第一配线230a部分重叠，如图2A与图2D所示。这样可以减少第一配线230a、第二配线230b以及第三配线230c三者在基板210上所占据的面积，让更多的线路可以配置在基板210上。

图3A是本实用新型第二实施例的主动元件阵列基板的俯视图，而图3B是图3A中线IV-IV的剖面示意图。请参阅图3A与图3B，本实施例的主动元件阵列基板300包括基板210、像素阵列220、多条第一配线330a、第二配线330b以及第三配线330c，其中主动元件阵列基板300与第一实施例的主动元件阵列基板200二者结构相似，因此二者相同的特征不再重复赘述，以下仅介绍二者的差异。

主动元件阵列基板300与主动元件阵列基板200二者的主要差异在于：像素阵列220的数据线224电性连接第一配线330a、第二配线330b以及第三配线330c，其中第二配线330b直接连接数据线224，且第二配线330b和数据线224二者可以是由同一层膜层所形成，因此第二配线330b与其所连接的数据线224二者可以是一体成型。

在本实施例中，主动元件阵列基板300还包括多个第一导电柱340a、多个第二导电柱340b、第一绝缘层202以及第二绝缘层204，而通过该第一导电柱340a和第二导电柱340b，数据线224得以电性连接第一配线330a和第三配线330c。

具体而言，第一导电柱340a配置于第二绝缘层204中，而各个第一导电柱340a连接于其中一条第三配线330c与其中一条数据线224之间。如此，第三配线330c得以电性连接数据线224。第二导电柱340b配置于第一绝缘层202中，而各个第二导电柱340b连接于其中一条第一配线330a与其中一条数据线224之间。如此，第一配线330a也能电性连接数据线224。

综上所述，由于第一配线、第二配线以及第三配线电性连接扫描线或数据线，因此装设于非显示区内的控制芯片能通过第一配线、第二配线以及第三配线，来控制像素阵列的像素单元，让液晶显示器得以显示影像。

其次，第一配线、第二配线以及第三配线其中至少一者的形状可以是折线形状，且第二配线位于第一配线与第三配线之间，因此第三配线能与第一配线部分重叠，进而减少第一配线、第二配线以及第三配线三者在基板上所占据的面积，让更多的线路配置在基板上，以提高主动元件阵列基板的线路密度。

值得一提的是，第三配线与第一配线之间配置二层绝缘层(即第一绝缘层与第二绝缘层)从而使彼此分开，加上第二绝缘层的厚度可大于第一绝缘层的厚度，因此本实用新型能大幅拉开第三配线与第一配线之间的距离，以降低因第三配线与第一配线部分重叠所产生的寄生电容对像素阵列的影响，让此寄生电容不会破坏液晶显示器的整体画面质量。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种主动元件阵列基板，其特征在于，所述主动元件阵列基板包括：

一基板，具有一显示区和一位于所述显示区旁的非显示区；

多条第一配线，设置于所述非显示区内；

多条第二配线，设置于所述非显示区内，并位于所述第一配线的上方；

多条第三配线，设置于所述非显示区内，并位于所述第二配线的上方；

一像素阵列，设置于所述显示区内，并电性连接所述第一配线、所述第二配线以及所述第三配线；

一第一绝缘层，覆盖所述第一配线，并位于所述第一配线与所述第二配线之间；以及

一第二绝缘层，覆盖所述第二配线和所述第一绝缘层，并位于所述第二配线与所述第三配线之间。

2.如权利要求1所述的主动元件阵列基板，其特征在于，所述第一配线与所述第三配线部分重叠。

3.如权利要求1所述的主动元件阵列基板，其特征在于，所述第一配线、第二配线以及第三配线三者其中之一的形状为折线形状。

4.如权利要求1所述的主动元件阵列基板，其特征在于，所述第一配线和第二配线为金属线；所述第三配线为金属线或为透明导电线。

5.如权利要求1所述的主动元件阵列基板，其特征在于，所述第一绝缘层为闸极绝缘层；所述第二绝缘层为平坦层；所述第二绝缘层的厚度大于所述第一绝缘层的厚度。

6.如权利要求1所述的主动元件阵列基板，其特征在于，所述像素阵列包括：

多条扫描线，设置于所述显示区内；

多条数据线，设置于所述显示区内；以及

多个像素单元，设置于所述显示区内，并电性连接所述扫描线和所述数据线。

7.如权利要求6所述的主动元件阵列基板，其特征在于，所述扫描线电性连接所述第一配线、第二配线以及第三配线。

8.如权利要求7所述的主动元件阵列基板，其特征在于，所述主动元件阵列基板还包括：

多个第一导电柱，设置于所述第一绝缘层中与所述第二绝缘层中，而各所述第一导电柱连接于其中一条第三配线与其中一条扫描线之间；以及

多个第二导电柱，设置于所述第一绝缘层中，而各所述第二导电柱连接于其中一条第二配线与其中一条扫描线之间。

9.如权利要求6所述的主动元件阵列基板，其特征在于，所述数据线电性连接所述第一配线、第二配线以及第三配线。

10.如权利要求9所述的主动元件阵列基板，其特征在于，所述主动元件阵列基板还包括：

多个第一导电柱，设置于所述第二绝缘层中，而各所述第一导电柱连接于其中一条第三配线与其中一条数据线之间；以及

多个第二导电柱，设置于所述第一绝缘层中，而各所述第二导电柱连接于其中一条第一配线与其中一条数据线之间。

Images