CN201583954U - Fpga快速重构电路模块 - Google Patents
Fpga快速重构电路模块 Download PDFInfo
- Publication number
- CN201583954U CN201583954U CN2010200375743U CN201020037574U CN201583954U CN 201583954 U CN201583954 U CN 201583954U CN 2010200375743 U CN2010200375743 U CN 2010200375743U CN 201020037574 U CN201020037574 U CN 201020037574U CN 201583954 U CN201583954 U CN 201583954U
- Authority
- CN
- China
- Prior art keywords
- fpga
- circuit module
- rapid
- chip
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型公开的一种FPGA快速重构电路模块，旨在提供一种电路简单，配置灵活，切换速度快，可靠性高的FPGA快速重构电路模块。它包括，一块接地并连接电源的可编程门阵列芯片(FPGA)，在所述FPGA的输入端电连接有两块AS模式串行配置芯片，该两块配置芯片的片选信号通过相连的切换开关连接到FPGA上。本实用新型通过改变FPGA和配置芯片的控制信号，达到FPGA内容能够根据用户需求快速切换的功能。解决了现有技术FPGA需要外部CPU的数据总线控制线连接，外部电路较复杂的问题。特别提示：发明人如不对文中出现的英文缩写前加中文名称前缀，将会导致补正，甚至影响授权。
Description
技术领域
本实用新型涉及一种可编程门阵列芯片(FPGA)实现快速重构的电路模块。
背景技术
目前，ALTERA的FPGA的配置主要有以下几种模式：FPP：Fast PassiveParallel快速从并模式；AS：Active Serial主串模式；PS：Passive Serial从串模式；JTAG：边界扫描模式
在工程应用中，传统FPGA配置电路中只使用一块配置芯片的模式，由于设计的复杂性，以及可编程门阵列芯片(FPGA)资源的有限，在一个系统中同一片FPGA通常需要加载几种不同的配置文件，来满足更复杂系统的可重构的要求。为了解决这个问题，通常采用的方式是利用外部CPU通过PS等模式直接将配置数据写入配置芯片或者fpga。但这种方式存在以下缺点：1.FPGA需要外部CPU的数据总线控制线连接，外部电路较复杂。2，开发周期较长，需要专门写与配置模式相对应的程序代码，并进行调试。3.配置时间较长；4。配置可靠性不高，影响配置成功的外部因素较多。
发明内容
为了克服在实际应用中FPGA所出现的上述问题，本实用新型提供一种电路简单，配置灵活，切换速度快，可靠性高的FPGA快速重构电路模块。
本实用新型的所采用的具体技术方案是：一种FPGA快速重构电路，包括，一块接地并连接电源的可编程门阵列芯片(FPGA)，其特征在于，在所述FPGA的输入端电连接有两块AS模式串行配置芯片，该两块配置芯片的片选信号通过相连的切换开关连接到FPGA上。
本实用新型的有益效果是：
本实用新型一改传统FPGA配置电路中只使用一块配置芯片的模式，在ALTERA公司的FPGA外部以AS模式接两块串行配置芯片，通过改变FPGA控制信号及配置芯片的片选信号，快速的切换两块配置芯片，并由FPGA以AS模式加载切换的配置芯片中的内容。通过改变FPGA和配置芯片的控制信号，达到FPGA内容能够根据用户需求快速切换的功能。大大提高了FPGA配置的灵活性，节省了资源，不仅使用简单，成本较低，可靠性高，并且配置切换速度快。保证了在复杂系统应用中，对FPGA较高的可重构要求。从而解决了现有技术FPGA需要外部CPU的数据总线控制线连接，外部电路较复杂的问题，并具有如下优点：
1.电路简单，配置灵活。采用的是AS配置模式，两片配置芯片与fpga的连线简单，数据传输方式全部是串行，数据线较少，简化了的PCB的设计。也不需要外接在其他配置模式下所必须使用的MUC等控制器。
2.电路配置比特流的加载是由fpga自动内部加载，切换速度快，可靠性高。
3.易于实现，不需要编写额外的复杂程序代码。
附图说明
图1是本实用新型FPGA快速重构电路模块的电路示意图。
具体实施方式
下面结合附图和实施例对本实用新型进一步说明。以AS模式串行连接的EPCS1、EPCS4，EPCS16，EPCS64，EPCS128等型号的配置芯片，
在图1描述的FPGA快速重构电路模块中。FPGA可以是按照其使用手册连接电源外围电路的可编程门阵列芯片(FPGA)，其配置输入引脚端电连接两块以AS模式串行连接的ALTERA专用配置芯片。ALTERA芯片可以是EPCS_A和EPCS_B。该两块配置芯片EPCS_A和EPCS_B的片选信号通过切换开关S1连接到FPGA上。其他相关信号线直接连接。FPGA的模式选择设为AS模式，如图中MSEL[0:3]的连接方式。两片FPGA的配置芯片EPCS_A和EPCS_B，按照如图方式与ALTERA FPGA连接。通过改变FPGA控制信号及配置芯片的片选信号，可以快速地切换两块配置芯片，并由FPGA以AS模式加载切换的配置芯片EPCS_A和EPCS_B中的内容。当需要切换不同配置芯片中的比特流时，先复位FPGA，然后切换配置芯片EPCS_A和EPCS_B片选信号，选择所需要切换的配置芯片，再使FPGA复位信号无效。
在使用时，首先将FPGA不同的配置bit流文件，分别烧写到配置芯片EPCS_A和EPCS_B中。当需要切换不同配置芯片中的比特流时，先拉底FPGA的nCONFIG复位FPGA，然后切换开关S1，选择所需要切换的配置芯片EPCS_A或EPCS_B，再拉高nCONFIG引脚。这时，FPGA将开始以AS模式迅速加载指定配置芯片中的内容。
Claims (4)
1.一种FPGA快速重构电路，包括，一块接地并连接电源的可编程门阵列芯片(FPGA)，其特征在于，在所述FPGA的输入端电连接有两块AS模式串行配置芯片，该两块配置芯片的片选信号通过相连的切换开关连接到FPGA上。
2.按权利要求1所述的FPGA快速重构电路模块，其特征在于：所述配置芯片是ALTERA芯片。
3.按权利要求2所述的FPGA快速重构电路模块，其特征在于，所述的ALTERA芯片是EPCS_A和EPCS_B。
4.按权利要求3所述的FPGA快速重构电路模块，其特征在于，所述的EPCS_A和EPCS_B芯片包括，EPCS1、EPCS4、EPCS16、EPCS64、EPCS128型号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010200375743U CN201583954U (zh) | 2010-01-04 | 2010-01-04 | Fpga快速重构电路模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010200375743U CN201583954U (zh) | 2010-01-04 | 2010-01-04 | Fpga快速重构电路模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201583954U true CN201583954U (zh) | 2010-09-15 |
Family
ID=42725962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010200375743U Expired - Fee Related CN201583954U (zh) | 2010-01-04 | 2010-01-04 | Fpga快速重构电路模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201583954U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976286A (zh) * | 2010-10-27 | 2011-02-16 | 中兴通讯股份有限公司 | 终端设备及终端设备中模拟电路的实现方法 |
| CN107632871A (zh) * | 2017-09-20 | 2018-01-26 | 北京京东方专用显示科技有限公司 | 现场可编程门阵列配置装置及方法 |
-
2010
- 2010-01-04 CN CN2010200375743U patent/CN201583954U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976286A (zh) * | 2010-10-27 | 2011-02-16 | 中兴通讯股份有限公司 | 终端设备及终端设备中模拟电路的实现方法 |
| WO2012055282A1 (zh) * | 2010-10-27 | 2012-05-03 | 中兴通讯股份有限公司 | 终端设备及终端设备中模拟电路的实现方法 |
| CN101976286B (zh) * | 2010-10-27 | 2013-11-06 | 中兴通讯股份有限公司 | 终端设备及终端设备中模拟电路的实现方法 |
| CN107632871A (zh) * | 2017-09-20 | 2018-01-26 | 北京京东方专用显示科技有限公司 | 现场可编程门阵列配置装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102945217B (zh) | 一种基于三模冗余的星载综合电子系统 | |
| CN103885919A (zh) | 一种多dsp和fpga并行处理系统及实现方法 | |
| CN102567280B (zh) | 一种基于dsp和fpga的计算机硬件平台设计方法 | |
| KR20210002515A (ko) | 수신 회로, 수신 회로의 재구성 방법 및 전자 기기 | |
| CN102904550A (zh) | 基于ad9959的多通道同步波形发生器 | |
| CN201583954U (zh) | Fpga快速重构电路模块 | |
| CN103455419B (zh) | 现场可编程门阵列平台及其调试方法 | |
| CN211123712U (zh) | 一种适用于量子计算机监控领域的专用芯片 | |
| CN102637453A (zh) | 一种包括串行输入输出接口的相变存储器 | |
| CN107182002B (zh) | 一种识别模数转换芯片音频输出数据格式的实现装置及实现方法 | |
| CN212112481U (zh) | 一种原型验证平台的电路结构 | |
| CN113867189A (zh) | 高速Glink总线通信伺服控制组件及控制方法 | |
| CN109344099A (zh) | Fpga应用系统无线调试下载装置 | |
| CN202404575U (zh) | 一种Console串口及Debug串口的复用系统 | |
| CN101127027B (zh) | 一种fpga加载方法及其装置 | |
| CN102629242A (zh) | 一种集总外设接口模块 | |
| CN102664836B (zh) | 一种用于宽带无线通信数字基带处理器的原型验证平台 | |
| CN205210574U (zh) | 一种基于微控制器实现fpga数据配置的双核心控制模块 | |
| CN110069369A (zh) | 一种多串口调试系统、方法和装置 | |
| CN102392784A (zh) | 变桨系统的plc控制系统 | |
| CN204116869U (zh) | 一种控制器程序下载电路 | |
| CN102541797B (zh) | 一种支持多种主机接口的实现方法及其系统 | |
| CN115114225A (zh) | 芯片控制电路、系统和芯片 | |
| CN207909123U (zh) | 一种can总线与pcie总线接口转换装置 | |
| CN203840554U (zh) | 用于公共自行车系统的双模无线通讯设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100915 Termination date: 20150104 |
|
| EXPY | Termination of patent right or utility model |