CN201479103U - 用于时分制式通信设备的开关电路 - Google Patents

Abstract

本实用新型涉及通信技术，特别涉及时分状态下的收发开关控制电路。本实用新型针对现有技术时分制式开关控制电路开关速度和消耗功率不能兼顾的缺点，公开了一种用于时分制式通信设备的开关电路的改进方案，能够降低电路功率消耗，提高开关速度。本实用新型的技术方案是，用于时分制式通信设备的开关电路，包括第一晶体管及其上拉电阻，所述第一晶体管输入端接逻辑电平，输出端通过上拉电阻与电源连接，公共端接地；其特征在于，还包括第二晶体管及其控制电路，所述第二晶体管输入端通过控制电路与第一晶体管输入端连接，输出端和公共端跨接在上拉电阻两端，输出端接电源。本实用新型主要用于时分制式的无线通讯系统。

Description

用于时分制式通信设备的开关电路

技术领域

本实用新型涉及通信技术，特别涉及时分状态下的收发开关控制电路。

背景技术

当前时分制式无线通信系统中，发射(TX)和接收(RX)通过收发开关进行时分控制，对控制电路的开关时间要求较高。

传统的单管收发开关控制电路结构如图1所示，由第一晶体管U1及上拉电阻R2构成。图中第一晶体管U1为N沟道场效应晶体管，电容C3为电源退耦电容，电容C4为信号线旁路电容。第一晶体管输入端(栅极)接驱动信号(或称为逻辑电平)，输出端(漏极)通过上拉电阻R2与电源连接，公共端(源极)接地。当逻辑电平为高电平时，第一晶体管U1导通，漏级输出低电平，当逻辑电平为低电平时，第一晶体管U1截止，漏级输出高电平，实现开关控制。该电路具有结构简单，成本较低的特点。其存在的缺点是，由于高阻值上拉电阻R2和电容C3的影响，造成开启时间特别是上升沿时间较长，为了降低开关时间，需要将上拉电阻R2阻值降低，这样又使电路上消耗的总功率较高。

实用新型内容

本实用新型所要解决的技术问题，就是针对现有技术时分制式开关控制电路开关速度和消耗功率不能兼顾的缺点，提高一种电路的改进方案，降低电路功率消耗，提高开关速度。

本实用新型解决所述技术问题，采用的技术方案是，用于时分制式通信设备的开关电路，包括第一晶体管及其上拉电阻，所述第一晶体管输入端接逻辑电平，输出端通过上拉电阻与电源连接，公共端接地；其特征在于，还包括第二晶体管及其控制电路，所述第二晶体管输入端通过控制电路与第一晶体管输入端连接，输出端和公共端跨接在上拉电阻两端，输出端接电源。

本实用新型的有益效果是，利用并联晶体管的电路方案，使固定的上拉电阻具备动态特性，能够有效降低控制电路开关时间，特别是上升沿时间，提高控制电路的开关速度；而且开启时间可以通过控制电路参数进行调节，使用非常方便。本实用新型的开关电路可以加大原有上拉电阻阻值，降低电路功耗；采用通用器件晶体管，成本较低，结构简单。

附图说明

图1是现有技术开关电路结构示意图；

图2是本实用新型实施例的结构示意图。

具体实施方式

下面结合附图及实施例，详细描述本实用新型的技术方案。

本实用新型利用并联晶体管的电路方案，在原有电路的上拉电阻上并联一只受控晶体管，使固定的上拉电阻具备动态特性，从而提高电路的开关速度。本实用新型的电路结构包括第一晶体管及其上拉电阻，第二晶体管及其控制电路。第一晶体管输入端接逻辑电平，输出端通过上拉电阻与电源连接，公共端接地。第二晶体管输入端通过控制电路与第一晶体管输入端连接，输出端和公共端跨接在上拉电阻两端，输出端接电源。当逻辑电平变化的时候，利用第二晶体管的导通和关断，使上拉电阻阻值随之变化，从而提高电路的开关速度，降低电路功耗。

实施例

本例的开关电路结构如图2所示，由第一晶体管U1、第二晶体管U2、上拉电阻R2、电容C1、电阻R1以及退耦电容C3和信号线旁路电容C4构成。本例中，第一晶体管U1采用N沟道场效应晶体管、第二晶体管U2采用P沟道场效应晶体管。电容C1和电阻R1构成本例的控制电路，电阻R1两端分别与第二晶体管U2输入端(栅极)和输出端(源极)连接，电容C1两端分别与第一晶体管U1输入端(栅极)和第二晶体管U2输入端(栅极)连接。第一晶体管U1栅极接逻辑电平，源极通过上拉电阻与电源Vcc连接，漏极接地。第二晶体管源极和漏极跨接在上拉电阻R2两端，源极接电源Vcc，构成动态上拉电路。调整电容C1容量和电阻R1阻值可以调整第二晶体管U2的开关时间。

本例电路的工作原理如下：

正常状态下——逻辑电平常高或者常低时，由于电阻R1两端电压相等，第二晶体管U2处于截止状态，输出控制电平由N沟道场效应晶体管决定，上拉电阻R2控制N沟道场效应晶体管导通状态电流。

当电路处于开关状态——在逻辑电平转换瞬间，由于电阻R1电容C1串联电路的充放电效应，电阻R1两端产生一定的压差，P沟道场效应晶体管U2动作。当逻辑电平由高电平向低电平转换时，P沟道场效应晶体管U2导通，源级电源电压加载到N沟道场效应晶体管U1漏级上，该导通时间较短，由电容C1和电阻R1构成的RC电路时间常数决定，选择合适的电容和电阻，可以使该时间常数远小于由于上拉电阻R2的影响产生的延迟时间；当逻辑电平由低电平向高电平转换时，关断时间主要由N沟道场效应晶体管U1自身的开关时间决定。因此，该电路可以极大的优化电路开关时间特别是上升沿时间。

同时，由于开启时间由电阻R1电容C1串联电路决定，关断时间由N沟道场效应晶体管U1自身的开关时间决定，与上拉电阻R2无关。因此，上拉电阻R2可以加大阻值，降低电路功耗。

本实用新型采用N沟道场效应晶体管、P沟道场效应晶体管、RC电路、上拉电阻和若干退耦电容构成收发开关控制电路，非常适用于时分制式的无线通讯系统。电路中N沟道场效应晶体管和P沟道场效应晶体管均采用金属氧化物半导体场效应晶体管(MOSFET)。

Claims (3)

1.用于时分制式通信设备的开关电路，包括第一晶体管及其上拉电阻，所述第一晶体管输入端接逻辑电平，输出端通过上拉电阻与电源连接，公共端接地；其特征在于，还包括第二晶体管及其控制电路，所述第二晶体管输入端通过控制电路与第一晶体管输入端连接，输出端和公共端跨接在上拉电阻两端，输出端接电源。

2.根据权利要求1所述的用于时分制式通信设备的开关电路，其特征在于，所述第一晶体管为N沟道场效应晶体管，所述第二晶体管为P沟道场效应晶体管。

3.根据权利要求2所述的用于时分制式通信设备的开关电路，其特征在于，所述控制电路由电阻和电容构成，所述电阻跨接在第二晶体管输入端和输出端，所述电容两端分别与第一晶体管输入端和第二晶体管输入端连接。

Images