CN201408357Y - 基于1553b的数字式伺服机构控制器 - Google Patents

Abstract

本实用新型提供一种用于液压系统伺服控制，可实现完全数字化控制的基于1553B的数字式伺服机构控制器，其包括基于上位计算机的1553B控制卡、1553B耦合器、1553B专用电缆及带有1553B接口的数字式伺服控制器芯片，其特征在于：所述数字式伺服控制器芯片包括1553B的RT通讯单元、状态参数的A/D采集单元、控制输出的D/A单元、FPGA逻辑单元、DSP运算单元及相应供配电系统；其中FPGA逻辑单元完成所有的逻辑功能和1553B的RT功能，DSP完成所有的运算功能。本实用新型相比传统的模拟式控制器及现有的数字式控制器，可以实现更先进复杂的控制算法，完成伺服动作系统的精确管理，且控制可靠性高。

Description

基于1553B的数字式伺服机构控制器

技术领域

本实用新型涉及一种用于液压系统的执行控制机构，尤其涉及一种基于1553B的数字式伺服机构控制器。

背景技术

常用的液压系统伺服机构多是控制系统与液压系统分离，且绝大部分伺服控制器都是由模拟电路实现的，控制参数一旦设定就很难更改。为了适应数字化控制系统的需求，必须设计一种数字化控制的伺服控制器。

200420093571.6公开了一种对直线位移或角位移精确控制的高性能电液伺服控制器，它是由液压控制系统和电气控制系统两部分构成，电气控制系统的核心是交流电机伺服控制器，它根据控制对象偏差，对交流异步电机自动进行无级变频调速和方向旋转，电机转速和位置由位置编码器反馈到伺服控制器，并和给定的速度指令值进行比较，双向柱塞泵和电机同轴联结，根据电机转向和转速，对油液流量和方向进行控制，负载的实际位移量通过位移传感器反馈到交流电机伺服控制器，并和给定指令信号进行比较，产生一个偏差信号作为速度指令值，进而由硬件伺服转向软件伺服。但该伺服机构仍未实现完全的数字化控制。

实用新型内容

本实用新型所要解决的技术问题是提供一种用于液压系统伺服控制，可实现完全数字化控制的基于1553B的数字式伺服机构控制器。

为实现上述目的，本实用新型所采用的是一种内嵌于伺服机构内部的基于155B、FPGA(Field Programmable Gate Array)和DSP(Digital Signal Processing)的数字式伺服控制器，包括基于上位计算机的1553B控制卡、1553B耦合器、1553B专用电缆及带有1553B接口的数字式伺服控制器芯片，其特征在于：所述数字式伺服控制器芯片包括1553B的RT通讯单元、状态参数的A/D采集单元、控制输出的D/A单元、FPGA逻辑单元、DSP运算单元及相应供配电系统；由A/D采集单元采集来的数据流通过并行的各自的分频器，被分别送到DSP运算单元、FPGA逻辑单元实现的1553B总线及FPGA实现的内部的伺服控制器中，DSP将得到的数据根据设定的控制策略计算出系统的控制参数，送到FPGA实现的内部的伺服控制器中控制参数寄存器中，完成控制修正；FPGA逻辑单元接受上位计算机BC接口计算机的控制指令，并可将A/D采集单元的数据源分频来的数据回送到BC中；FPGA逻辑单元实现的内部的伺服控制器直接接受A/D采集单元的数据源分频来的数据，按照预先设定的控制模型，使用控制参数寄存器中的控制参数，完成伺服控制。

基于FPGA与DSP技术的带1553B接口的多通道伺服控制器是本实用新型技术方案核心，它可以完成多通道伺服控制器、1553B的RT功能。而所有的功能由一片FPGA与一片DSP来完成，FPGA完成所有的逻辑功能与1553B的RT功能，DSP完成所有的运算功能。

FPGA(现场可编程门阵列)作为ASIC(专用集成电路)中集成度最高的一种，用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化，也可在线对其编程，实现系统在线重构，这一特性可以构建一个根据计算任务不同而实时定制的CPU。

本实用新型所述FPGA逻辑单元包括1553B的BC、BM、BT三种软核，可根据实际需要任意切换。即采用FPGA实现完整的1553B的BC(总线控制器)、BM(总线监视器)、RT(远程终端)功能，根据设计需求，在FPGA中固化进不同的方程，可以使控制器轻松地转化为BC、BM和RT，无需进行任何的硬件的改动。

作为进一步改进，本实用新型可采用FPGA与DSP的无缝数据传送技术，利用FPGA强大的逻辑功能，设计多通道并行的同步采集系统。所有的控制对象的状态参数，包括要参与计算的控制参数与控制对象的状态参数均以相同的速率高速采集进板上缓存中，板上缓存采用大容量的SDRAM，然后采用多数据流技术，将采集来的数据流通过并行的各自的分频器，将数据分别送到DSP、FPGA实现的1553B总线与以及FPGA实现的内部的伺服控制器中；DSP将得到的数据根据设定的控制策略计算出系统的控制参数，然后送到FPGA实现的内部的伺服控制器中控制参数寄存器中，完成控制修正；FPGA实现的1553B总线的RT功能，可以接受上位机BC接口计算机的控制指令，并可将A/D采集器的数据源分频来的数据按照一定的格式回送到BC中；FPGA实现的内部的伺服控制器直接接受A/D采集器的数据源分频来的数据，按照预先设定的控制模型，使用控制参数寄存器中的控制参数，完成多个通道的伺服控制器的功能。以上的所有数据传送均在FPGA内部完成，一源多流，并行处理，效率与可靠性都很高。

此外，伺服机构控制器是一个多输入单输出的闭环控制回路，一般是使用运算电路来实现的，而在本实用新型中将控制器使用FPGA方式来实现，即控制参数由DSP负责产生，控制回路由FPGA来完成，这样做的优点是：

1、硬件实现的数字控制器可靠性高，不存在程序跑飞、状态失控等问题，它可以使控制器一上电就处于可靠的控制状态，避免了数字控制器的许多边界问题，而且本实用新型采用的是固化型的FPGA，不存在一般的数字控制器的上电配置的问题；

2、所有的控制用数据流均直接由A/D数据源在芯片内部分频得到，不经过任何的二次处理，数据的可靠性得到了保证。

3、控制运算在DSP内部完成，可根据不同的控制需要固化进不同的控制算法，可以在不改变系统硬件平台的基础上非常方便地进行控制算法的实现。

本实用新型相比传统的模拟式控制器及现有的数字式控制器，可以实现更先进复杂的控制算法，完成伺服动作系统的精确管理，且控制可靠性高。

附图说明

图1为本实用新型总体系统结构示意图。

具体实施方式

如图1所示的硬件平台，由基于上位计算机的PCI插卡式1553B控制卡、1553B耦合器、1553B专用电缆、基于USB与1553B的控制器、基于1553B的数字式伺服控制器等几部分组成。其中，数字式伺服控制器包括：1553B的RT通讯单元，状态参数的A/D采集单元，控制输出的D/A单元，FPGA逻辑单元，DSP运算单元及供配电系统。其具体实现方案如下：

1553B的RT通讯单元：充分利用FPGA的资源完成了1553B的RT功能的软件核心的设计，采用HI1570芯片作为1553B的接口驱动芯片，以完成1MB带宽下的高速数据传送，并使用PM-DB2725作为1553B专用的变压器，在系统中起隔离作用；采用74LVCH16245进行信号的隔离，形成1553B的标准接口。

状态参数的A/D采集单元：采用多数据流技术，将高速后台采集的数据分频送往各个数据使用单元，并且采用并行多通道采集技术，精确地保证系统的同一时刻采样，具体为：数据经过模拟量通道调理后分别送往各个采集器的保持器，由FPGA完成A/D的采集时钟的生成、采集动作的实现、数据的高速板上存放，并由FPGA完成数据的多数据流分配。例如采用多通道并行的16Bit的250KBps的A/D采集器ADS8364。其次，采用FPGA实现了SDRAM的控制器，可以非常方便地接进大容量的SDRAM。模拟通道的调理部分的供电均采用单6V电源电压供电，这样大大节约了板子的功耗和芯片开销，板上的每个模拟量通道都设置了滤波器。

控制输出的D/A单元：采用16Bit的2M输出点频的5543，经调理电路、滤波电路调整后输入到OPA548进行电压电流转换，使最大输出符合伺服阀要求的电流值。采用REF01作为电压基准，可以大大提高输出电流的稳定性。

FPGA单元：本单元是整个控制器的核心部分，完成以下功能：

1、SDRAM控制器，可以非常灵活地挂接所有的SDRAM；

2、1553B通讯内核，包括BC、BM、RT三种软核，可根据实际需要用软件方式灵活切换；

3、A/D采集时钟、采集逻辑、采样控制等；

4、D/A输出控制时钟、控制输出逻辑等；

5、软核实现的硬件格式的四通道伺服控制器，每个伺服控制器均是多输入单输出结构，控制的参数均由DSP给出，这样既解决了控制器的可靠性问题，有解决了控制参数的柔性问题。

为了保证系统设计的可靠性与保密性能，可采用ACTEL的APA系列的FLASH型的器件APA750，以满足设计的逻辑编程的要求。

DSP单元：本单元完成以下功能：

1、多通道并行信号发生器，可以生成伺服机构测试所需的所有测试信号，可以完成特定信号的输出；

2、多通道伺服控制器参数的运算，DSP直接从FPGA处取得A/D的采样数据，根据设定的控制算法，计算出伺服控制器的各项控制参数，送到FPGA中伺服控制器的控制参数寄存器中。

3、完成与外部系统的低速的数据交换，DSP中集成了RS232、CAN、IIC等低速通讯协议，可以非常方便地与外部进行数据交换。

具体可采用TMS320F2812芯片，该芯片具有120MBPS的运算能力，并自带16个通道的12Bit模拟量采集器，可以用来进行伺服机构其他状态参数的采集。

供配电系统：本实用新型中FPGA、DSP均采用3.3V与1.8V供电，其余数字部分均采用单5V供电，模拟量部分的供电由外部供入。电路设计时，可采用6层板结构，确保数字电路与模拟电路的隔离。

在实际运行中，所有的控制对象的状态参数，包括要参与计算的控制参数与控制对象的状态参数均以相同的速率高速采集进板上缓存中，板上缓存采用大容量的SDRAM，然后采用多数据流技术，将采集来的数据流通过并行的各自的分频器，将数据分别送到DSP、FPGA实现的1553B总线与以及FPGA实现的内部的伺服控制器中；DSP将得到的数据根据设定的控制策略计算出系统的控制参数，然后送到FPGA实现的内部的伺服控制器中控制参数寄存器中，完成控制修正；FPGA实现的1553B总线的RT功能，可以接受上位机BC接口计算机的控制指令，并可将A/D采集器的数据源分频来的数据按照一定的格式回送到BC中；FPGA实现的内部的伺服控制器直接接受A/D采集器的数据源分频来的数据，按照预先设定的控制模型，使用控制参数寄存器中的控制参数，完成多个通道的伺服控制器的功能。

此外，本实用新型控制软件用FPGA的专用编程语言实现，可以使用MAXPLUS-II或者ACTEL优选的FPGA编程语言LIBERO，设计中采用LIBRO。控制软件包括SDRAM控制器，包括1553B的BC、BM、RT功能，包括A/D采集逻辑，包括D/A输出逻辑，包括多数据流分频处理软件等。其次，DSP内部的程序可使用DSP的专用编程环境实现，语言使用C++与汇编混合编程，最大限度提高代码的效率。这部分软件包括了一个控制算法的平台，可以根据需要更换不同的控制算法，还包括了外部数据交换软件等。

Claims (4)

1、一种基于1553B的数字式伺服机构控制器，包括基于上位计算机的1553B控制卡、1553B耦合器、1553B专用电缆及带有1553B接口的数字式伺服控制器芯片，其特征在于：所述数字式伺服控制器芯片包括1553B的RT通讯单元、状态参数的A/D采集单元、控制输出的D/A单元、FPGA逻辑单元、DSP运算单元及相应供配电系统；由A/D采集单元采集来的数据流通过并行的各自的分频器，被分别送到DSP运算单元、FPGA逻辑单元实现的1553B总线及FPGA实现的内部的伺服控制器中，DSP将得到的数据根据设定的控制策略计算出系统的控制参数，送到FPGA实现的内部的伺服控制器中控制参数寄存器中，完成控制修正；FPGA逻辑单元接受上位计算机BC接口计算机的控制指令，并可将A/D采集单元的数据源分频来的数据回送到BC中；FPGA逻辑单元实现的内部的伺服控制器直接接受A/D采集单元的数据源分频来的数据，按照预先设定的控制模型，使用控制参数寄存器中的控制参数，完成伺服控制。

2、根据权利要求1所述的基于1553B的数字式伺服机构控制器，其特征在于：所述数字式伺服控制器芯片中的FPGA逻辑单元包括1553B的BC、BM、BT三种软核。

3、根据权利要求1或2所述的基于1553B的数字式伺服机构控制器，其特征在于：所述FPGA实现的内部的伺服控制器为多通道伺服控制器，每个伺服控制器均是多输入单输出结构，控制参数均由DSP运算单元给出。

4、根据权利要求3所述的基于1553B的数字式伺服机构控制器，其特征在于：所述数字式伺服控制器芯片采用多通道并行的同步采集系统。