CN201397460Y - 用于电脑横机执行机构驱动电路的测试和监控装置 - Google Patents

Abstract

本实用新型提供的用于电脑横机执行机构驱动电路的测试和监控装置，其特征在于，包括CPLD(1)，该CPLD(1)与主控制器数据接口(2)、数据锁存和电磁阀驱动(3)、数据锁存和电机驱动(4)连接。本实用新型提供的用于电脑横机执行机构驱动电路的测试和监控装置，在执行机构驱动电路板上增加一片复杂可编程逻辑器件(CPLD)，该CPLD与主控制器数据接口、数据锁存和电磁阀驱动、数据锁存和电机驱动连接，并配合发光二极管及其它附属电路，实现测试和监控的功能。

Description

用于电脑横机执行机构驱动电路的测试和监控装置

技术领域

本实用新型涉及电脑横机，具体涉及一种用于电脑横机执行机构驱动电路的测试和监控装置。

背景技术

电脑横机涉及电子、机械、计算机、控制等诸多领域，是一种比较复杂的典型机电一体化产品。

电脑横机通过控制器产生各种控制信号，并最终控制各执行机构如选针、选纱、罗拉、起针板、剪刀夹子等完成复杂的编织工艺动作。由控制器产生的控制信号均为低压弱电信号，而驱动各执行机构如电磁阀、电机等需要较高的电压和较大的电流，因此需要相应的执行机构驱动电路，用于接收控制器产生的控制信号，并通过功率器件实现对执行机构的直接驱动。

在执行机构驱动电路板的生产调试和正常运行中，面临着两个问题：

1、该电路板的正常工作需要来自控制器的控制信号，因此必须与上位工控机、主控制器板等连接后方可进行功能测试。通过总线接插件连接多个电路板后，许多器件被遮挡，造成测量调试的不便。此外，如果驱动板存在较为严重的故障，还可能损坏主控制板，造成较大的损失。

2、对于控制器通过数据总线传送下来的控制信号，驱动电路板只是进行被动的发送，并不对控制信号的有效性合理性进行检测。如果控制信号在产生或传送过程中发生异常，就会导致执行机构工作异常，甚至由于连续高负荷工作而烧毁。

目前，尚无解决上述问题的有效办法。

发明内容

针对上述缺陷，本实用新型提供的用于电脑横机执行机构驱动电路的测试和监控装置，在执行机构驱动电路板上增加一片复杂可编程逻辑器件(CPLD)，该CPLD与主控制器数据接口、数据锁存和电磁阀驱动、数据锁存和电机驱动连接，并配合发光二极管及其它附属电路，实现测试和监控的功能。

本实用新型提供的用于电脑横机执行机构驱动电路的测试和监控装置，包括CPLD(1)，该CPLD(1)与主控制器数据接口(2)、数据锁存和电磁阀驱动(3)、数据锁存和电机驱动(4)连接。

优选地，上述CPLD(1)还连接有LED状态指示(5)。

本实用新型具有的有益效果是：

1、在生产调试中，可通过CPLD与发光二极管等配合实现单板初步调试，无需使用上位工控机和电脑横机主控制板，安全可靠、操作简便、控制灵活，便于测试；

2、在正常工作中，可以通过CPLD对数据进行监控，当发现数据异常时，可及时自动将执行机构驱动电路的数据使能端禁止，从而起到保护执行机构的作用。

因此，采用同一个CPLD，根据不同的需求改变其逻辑编程方案，在调试工作和正常生产时都可发挥作用，既实现了功能，又节约了成本，避免了冗余器件开支。

附图说明

图1是本实用新型实施例的原理图。

具体实施方式

以下为本实用新型提供的实施例。

如图1所示，电脑横机的主控制器数据接口(2)主要包括数据总线和锁存时钟线，且分为两路，一路连接至CPLD(1)，另一路连接总线驱动器、数据锁存和电磁阀驱动(3)、数据锁存和电机驱动(4)，同时CPLD(1)连接数据锁存和电磁阀驱动(3)、数据锁存和电机驱动(4)，以及LED状态指示(5)。

当处于生产调试状态时，电脑横机主控制器不连接至主控制器数据接口，此时，CPLD与数据总线、锁存时钟相连接的引脚设置为输出，作为调试系统中的测试数据的产生源。

当处于正常工作状态时，电脑横机主控制器连接至主控制器数据接口，数据和锁存时钟由主控制器产生。此时CPLD与数据总线、锁存时钟相连接的引脚设置为三态输入，实时获取主控制器传送给各路执行机构的控制信号，若检测到异常，则通过全局使能连线禁止数据向执行机构传送，同时点亮状态指示LED，显示有错误发生。

本实用新型实施例提供的具体电路包括：

主控制器数据接口P1(P1A-P1D)        主体部分为96针排母，用于向执行机构驱动电路提供16位控制数据、锁存时钟及12V、5V、3.3V电源。

电源滤波去耦及电压监控部分   通过穿心电容C4-C7及电容C10-C15对输入电源进行滤波及去耦。U5(U5A-U5D)为LM339电压比较器，用于对板上电压进行监控。

CPLD及其附属电路  芯片U3(U3A-U3L)为本实用新型采用的CPLD器件EPM3128ATC100，电感L1-L4、电容C8，C9，C16，C17，C19，C20，C22，C23用于对供给CPLD的3.3V电源进行滤波去耦。插座JTAG1为CPLD编程用JTAG接口。如前所述，CPLD的I/O端口与主控制器数据接口的数据线DATA00-DATA15及锁存时钟线CLK00-CLK16相连。16位数据线数据线DATA00-DATA15向下连接至标注4所示的总线驱动部分，由74AHCT16245芯片实现总线数据发送驱动。锁存时钟线则用于通过下级锁存器进行数据分配，分别传送至电磁阀、电机等不同的执行驱动电路。在进行前期测试时，电脑横机主控制器不连接至主控制器数据接口，只需通过P1接口送入相应的电源和CPLD时钟，即可将CPLD设置为测试数据源，通过前述数据通道实现对执行机构驱动电路的测试。

在正常工作状态，电脑横机主控制器起控制作用，CPLD用于对电路板的工作状态和输入数据进行监控。通过对锁存时钟和数据总线的读取，CPLD可以对主控制器发送的数据进行内部虚拟分配，分析出实际传送给每一路执行机构驱动电路的控制数据，从而判断其是否合法，一旦检测到非法数据，就通过OE1或OE2引脚产生全局使能控制信号，禁止数据向执行机构传送。图中标注5所示区域为电源监控及全局使能控制电路。CPLD的OE1和OE2引脚通过场效应管FET2A、FET1B及FET1A控制最终的全局使能端GLOBAL_OE。只要OE1和OE2的任意一个引脚输出高电平，则GLOBLE_OE输出为高，后级数据锁存器即被禁止，对执行机构驱动电路起到保护作用。同时，通过LED1和LED2指示当前错误类型。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (2)

1、一种用于电脑横机执行机构驱动电路的测试和监控装置，其特征在于，包括CPLD(1)，该CPLD(1)与主控制器数据接口(2)、数据锁存和电磁阀驱动(3)、数据锁存和电机驱动(4)连接。

2、根据权利要求1所述的用于电脑横机执行机构驱动电路的测试和监控装置，其特征在于，上述CPLD(1)还连接有LED状态指示(5)。

Images