CN201323044Y - 一种具有44个管脚的led显示屏的控制芯片 - Google Patents

Abstract

本实用新型公开了一种具有44个管脚的LED显示屏的控制芯片，其包括一四边形的封装体101，所述封装体101中封装设置控制电路、基片和焊盘，所述封装体101表面的任一边角上设置有标记102，以所述标记102为起点，从所述封装体101的四个侧边上引出44个管脚。本实用新型的优越性为：以提高LED屏体显示性能为出发点，使显示频率和亮度、深度的功能得以提高；对亮度进行均一化处理，使画面能够得到更好的拍摄效果；增加了级联接口检测，输入数据采用网络数据包的形式，可以避免无效数据的传输，增加了对错误数据进行识别的功能，并使数据级联传输和本地输出时的顺序更加合理，非线性亮度曲线调整可由系统根据需要定制。

Description

一种具有44个管脚的LED显示屏的控制芯片

技术领域

本实用新型涉及芯片领域，尤其涉及一种具有44个管脚的LED显示屏的控制芯片。

背景技术

LED显示屏用于显示文字、图像、动画及录像等，其具有播放、显示等多种应用功能。现有技术中，LED显示屏控制信号的接收、处理是由扫描板上的接收卡完成的，接收卡接收发送卡传来的数字信号，处理成单元板需要的控制信号，直接发送给单元板上的驱动芯片，以驱动LED灯点。其中，单元板上的放大器处在接收卡与驱动芯片之间，只对信号进行放大、整形，而不起到任何处理作用。

由于显示屏所需要的数据都必须由扫描板上的接收卡完成处理，使扫描板的硬件需要完成多种功能，负担较重，扫描的性能较差，降低了LED显示屏的显示效果。

随着LED显示屏的控制芯片的发展，控制芯片亟需合理的管脚设置，以便于控制芯片在LED显示屏上单元板上的布局和布线。

因此，现有技术存在缺陷，有待于进一步改进和发展。

实用新型内容

本实用新型提供了一种具有44个管脚的LED显示屏的控制芯片，该控制芯片包括存储单元与控制单元，本发明所述的控制单元，实现了扫描板上接收卡对于接收到的信号的处理功能，从而提高了LED显示屏的显示效果；或者，在获得相同的显示效果情况下，降低了LED显示屏的成本。每个控制芯片能驱动若干串级联的驱动芯片，每个驱动芯片又可控制若干个LED灯。LED显示系统有时需要多个控制芯片级联，才能控制所有的LED灯。

本实用新型在于提供一种具有44个管脚的LED显示屏的控制芯片，其包括一四边形的封装体，所述封装体中封装设置控制电路、基片和焊盘，所述封装体表面的任一边角上设置有标记，其以所述标记为起点，从所述封装体四个侧边上引出44个管脚，

所述控制芯片的第一个管脚，同基片连接，接地；

所述控制芯片的第二个管脚，用作全局异步复位端；

所述控制芯片的第三个管脚，用于向外部级联的驱动芯片输出时钟信号；

所述控制芯片的第四个管脚，用作向下一级控制芯片输出级联数据的第一个通道；

所述控制芯片的第五个管脚，用作向下一级控制芯片输出级联数据的第二个通道；

所述控制芯片的第六个管脚，同第三十七个管脚共同作用，用于设置扫描的方式为两扫、四扫或八扫；

所述控制芯片的第七个管脚，用作向下一级控制芯片输出级联数据的第三个通道；

所述控制芯片的第八个管脚，用作向下一级控制芯片输出级联数据的第四个通道；

所述控制芯片的第九个管脚，用作指示级联数据包为有效输出指示信号的输出端；

所述控制芯片的第十个管脚，用作测试数据输入通道；

所述控制芯片的第十一个管脚，用于行选择信号的最低位；

所述控制芯片的第十二个管脚，用于行选择信号的次高位；

所述控制芯片的第十三个管脚，用于行选择信号的最高位；

所述控制芯片的第十四个管脚，用于向其所连接的第一组驱动芯片传输数据；

所述控制芯片的第十五个管脚，用于输出串行时钟；

所述控制芯片的第十六个管脚，同基片连接，用于接地；

所述控制芯片的第十七个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第十八个管脚，用于向连接的恒流驱动芯片输出使能信号；

所述控制芯片的第二十个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第二十一个管脚，用于向其连接的第二组驱动芯片传输数据；

所述控制芯片的第二十二个管脚，用于连接到一个LED指示灯，在控制芯片存在故障时，使该LED指示灯变亮；

所述控制芯片的第二十三个管脚，与本级控制芯片的接地端或电源连接，用于对级联系统的输出时钟的模式进行设置；

所述控制芯片的第二十四个管脚，用作上行的测试数据包的输出通道；

所述控制芯片的第二十五个管脚，用于指示在时钟信号上采集到的级联数据包是否有效；

所述控制芯片的第二十六管脚，用作级联数据包输入的第四个通道；

所述控制芯片的第二十七个管脚，同基片连接，用于接地；

所述控制芯片的第二十八个管脚，用作级联数据包输入的第三个通道；

所述控制芯片的第二十九个管脚，用作级联数据包输入的第二个通道；

所述控制芯片的第三十个管脚，用作级联数据包输入的第一个通道；

所述控制芯片的第三十一个管脚，用作级联时钟的输入端；

所述控制芯片的第三十二个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第三十三个管脚，同基片连接，用于接地；

所述控制芯片的第三十四个管脚，与恒流驱动芯片相连接，作为故障报告通道，用于在所述驱动芯片存在故障时，报告给所述控制芯片；

所述控制芯片的第三十五个管脚，用于向所连接的第三组驱动芯片传输数据；

所述控制芯片的第三十六个管脚，用于对驱动芯片上的有效电平进行设置；

所述控制芯片的第三十七个管脚，同第六个管脚共同作用，用于设置扫描的方式为两扫、四扫或八扫；

所述控制芯片的第三十八个管脚，未定义，备用；

所述控制芯片的第三十九个管脚，用于测试的同步信号的输出；

所述控制芯片的第四十个管脚，用于控制所述控制芯片是否处于测试模式；

所述控制芯片的第四十一个管脚，用于控制所述控制芯片是否处于SRAM测试模式；

所述控制芯片的第四十二个管脚，用于设置同恒流驱动芯片之间的数据通道的有效性；

所述控制芯片的第四十三个管脚，用于设置输入级联数据包的各通道的有效性；

所述控制芯片的第四十四个管脚，用于给所连接的第四组驱动芯片传输数据。

所述标记位于所述封装体的正表面或背面的任意边角上，标记可以为印刷层、凸起层、凹层中的一种。

所述封装体的四边形为菱形、正方形、长方形中的一种；所述标记可以为圆形、方形、星形、三角形、正多边形中的一种。

所述管脚以所述标记为起点，按逆时针或者顺时针方向，顺序分布在所述封装体的四个侧边上。

设置所述第四个管脚、所述第五个管脚、所述第七个管脚及所述第八个管脚中的三个管脚为接地或备用；并且设置所述第二十六个管脚、所述第二十八个管脚、所述第二十九个管脚及所述第三十个管脚中的三个管脚为接地或备用；用于单线传输级联数据。

与现有技术相比，本实用新型的优越性为以下几点：

一，以提高LED屏体显示性能为出发点，减小了最小亮度时间，使显示频率和亮度、深度的功能得以提高；对亮度进行均一化处理，使画面能够得到更好的拍摄效果；通过相关设置，使扫描频率可调，从而获得更好的视觉效果。

二，它针对近几年市场反馈的新的需求增加了级联接口检测，与某些恒流驱动芯片配合对屏体进行检测等，并且将检测结果能够以数据包的形式回传。

三，输入数据采用网络数据包的形式，可以避免无效数据的传输，并且增加了对错误数据进行识别的功能，因此芯片在LED屏体上工作会更加稳定。

四，使数据级联传输和本地输出时的顺序更加合理，非线性亮度曲线调整可由系统根据需要定制，这些特点使芯片的使用会更加符合用户的习惯。

附图说明

图1为本实用新型控制芯片的结构示意图；

图2为本实用新型控制芯片的连接示意图。

具体实施方式

下面结合附图，对本实用新型的较佳实施例作进一步详细说明。

实施例1

本实施例提供了的一种具有44个管脚的LED显示屏的控制芯片，用于承担现有技术扫描单元的扫描控制功能。

如图1所示，控制芯片定义有44个管脚，即控制芯片100，本实施例提供的控制芯片100，其控制电路设置在基片上，控制电路、焊盘和基片被封装在一个四边形的封装体101中。封装体101表面的任一边角上设置有标记102，控制芯片100的管脚以标记102为起点，按预设置顺序分布在封装体101的四周，在本实施例中，各管脚按照逆时针的方向，顺序均匀分布在封装体101的四周，也就是分布在封装体101表面的四个边上。同样的，控制芯片100的管脚也可以以标记102为起点，按照顺时针方向，顺序均匀分布在封装体101的四周，这里不再赘述。本实施例中封装体101为一正方形，也可以根据需要设置为矩形或者菱形；其正面上的标记102为圆形，也可以根据需要设置为方形、星形、三角形、正多边形或其他形状；标记采用印刷层，也可以根据需要采用凸起层、凹层或其他形式实现，只需对使用者起到标示管脚的作用即可。

从封装体101四个侧边上引出44个管脚：

控制芯片100的封装体101的第一个管脚，即PIN1，也就是以标记102为起点，按逆时针方向的顺序，所得到的第一个管脚，后面依次类推，不再赘述。

控制芯片100第一个管脚1，即PIN1，同基片连接，用于接地，也称作GND端。

控制芯片100的第二个管脚2，即PIN2，用于全局异步复位端，也就是RESETB端，当启动控制芯片100时，将该芯片恢复到控制芯片100的预设的初始状态。

控制芯片100的第三个管脚3，即PIN3，也称作CLOUT，用于向外部级联的驱动芯片输出时钟信号。

控制芯片100的第四个管脚4，即PIN4，也称作DOUT0，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第一个通道。

控制芯片100的第五个管脚5，即PIN5，也称作DOUT1，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第二个通道。

控制芯片100的第六个管脚6，即PIN6，也称作SETS1，同第三十七个管脚共同作用，即PIN37，用于设置扫描的方式为四扫或八扫；例如：两个管脚均与VCC连接，扫描方式为四扫，两个管脚均与GND连接，扫描方式为八扫。

控制芯片100的第七个管脚7，即PIN7，也称作DOUT2，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第三个通道。

控制芯片100的第八个管脚8，即PIN8，也称作DOUT3，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第四个通道。

控制芯片100的第九个管脚9，即PIN9，也称作DSOUT，与下一级控制芯片中的DS IN连接，用于指示级联数据包为有效输出的输出端。

控制芯片100的第十个管脚10，即PIN10，也称作TDIN，与下一级控制芯片的TDOUT管脚连接；如果是最后一颗控制芯片，该管脚反接与VCC连接，用于测试数据输入通道。

控制芯片100的第十一个管脚11，即PIN11，也称作HC，与下一级控制芯片连接，用于行选通信号的最高位。

控制芯片100的第十二个管脚12，即PIN12，也称作HB，与下一级控制芯片连接，用于行选通信号的次高位。

控制芯片100的第十三个管脚13，即PIN13，也称作HA，与下一级控制芯片连接，用于行选通信号的最低位。

控制芯片100的第十四个管脚14，即PIN14，也称作SDA，与第一组恒流驱动芯片串行连接，用于向所连接的第一组驱动芯片传输数据。

控制芯片100的第十五个管脚15，即PIN15，也称作SCK，连接到恒流驱动芯片的时钟输入端，用于串行时钟输出。

控制芯片100的第十六个管脚16，即PIN16，同基片连接，用于接地，也称作GND端。

控制芯片100的第十七个管脚17，即PIN17，与外部电源连接，作为控制芯片100的VCC端。

控制芯片100的第十八个管脚18，即PIN18，也称作LAT，用于向恒流驱动芯片输出并行加载信号。

控制芯片100的第十九个管脚19，即PIN19，也称作OEB，与恒流驱动芯片的输出使能端连接，用于向连接的恒流驱动芯片输出使能信号。

控制芯片100的第二十个管脚20，即PIN20，作为VCC端，用于连接电源。

控制芯片100的第二十一个管脚21，即PIN21，也称作SDB，与第二组恒流驱动芯片串行连接，用于向所连接的第二组驱动芯片传输数据。

控制芯片100的第二十二个管脚22，即PIN22，也称作LEDOUT，用于连接到一个LED指示灯，在控制芯片存在故障时，使该LED指示灯变亮。

控制芯片100的第二十三个管脚23，即PIN23，也称作SETCKO，与本一级控制芯片的VCC或GND连接，来选择本一级控制芯片给下一级控制芯片的输出时钟信号。

控制芯片100的第二十四个管脚24，即PIN24，也称作TDOUT，与上一级控制芯片的TDIN连接，用于上行的测试数据包的输出通道。

控制芯片100的第二十五个管脚25，即PIN25，也称作DSIN，与上一级控制芯片的DSOUT连接，用于指示在时钟信号上采集到的级联数据包是否有效。

控制芯片100的第二十六管脚26，即PIN26，也称作DIN3，与上一级控制芯片中的DOUT3连接，用于级联数据包输入的第四个通道。

控制芯片100的第二十七个管脚27，所述PIN27，同基片连接，用于接地，也称作GND端。

控制芯片100的第二十八个管脚28，即PIN28，也称作DIN2，与上一级控制芯片中的DOUT2连接，用于级联数据包输入的第三个通道。

控制芯片100的第二十九个管脚29，即PIN29，也称作DIN1，与上一级控制芯片中的DOUT1连接，用于级联数据包输入的第二个通道。

控制芯片100的第三十个管脚30，即PIN30，也称作DIN0，与上一级控制芯片中的DOUT0连接，用于级联数据包输入的第一个通道。

控制芯片100的第三十一个管脚31，即PIN31，也称作CLKIN，与上一级控制芯片中的CLKOUT连接，用于级联时钟的输入端。

控制芯片100的第三十二个管脚32，即PIN32，与外部电源相连接，作为控制芯片100的VCC端。

控制芯片100的第三十三个管脚33，所述PIN33，同基片连接，用于接地，也称作GND端。

控制芯片100的第三十四个管脚34，即PIN34，也称作ERRIN，与恒流驱动芯片相连接，作为报错通道，用于在所述驱动芯片存在故障时，报告给所述控制芯片。

控制芯片100的第三十五个管脚35，即PIN35，也称作SDC，与第三组恒流驱动芯片串行连接，用于向所连接的第三组驱动芯片传输数据。

控制芯片100的第三十六个管脚36，即PIN36，也称作SETWV，用于对驱动芯片上的有效电平进行设置。

控制芯片100的第三十七个管脚37，即PIN37，也称作SETS0，同第六个管脚共同作用，即PIN6，用于设置扫描的方式为四扫或八扫；例如：两个管脚均与VCC连接，扫描方式为四扫，两个管脚均与GND连接，扫描方式为八扫。

控制芯片100的第三十八个管脚38，即PIN38，也称作NC，未定义，备用。

控制芯片100的第三十九个管脚39，即PIN39，也称作SYNC，用于测试的同步信号的输出。

控制芯片100的第四十个管脚40，即PIN40，也称作TESTEN端，用于控制所述控制芯片处于测试模式下。

控制芯片100的第四十一个管脚41，即PIN41，也称作TESTMODE，用于控制所述控制芯片处于SRAM测试模式下。

控制芯片100的第四十二个管脚42，即PIN42，也称作SETDC0，与VCC或GND连接，用于设置同恒流驱动芯片之间的数据通道的有效性；例如：该管脚与GND连接，有2个串移输出通道；该管脚与VCC连接，有4个串移输出通道。

控制芯片100的第四十三个管脚43，即PIN43，也称作SETDC1，与VCC或GND连接，用于设置级联数据包输入的，级联的四个数据通道的有效性，即，用于设置所述第二十六个管脚、所述第二十八个管脚、所述第二十九个管脚及所述第三十个管脚级联的数据通道的有效性。

控制芯片100的第四十四个管脚44，即PIN44，也称作SDD，用于给所连接的第四组驱动芯片传输数据。

如图1所示，本实施例所述的控制芯片，控制芯片100的第四个管脚4，即DOUT0、第五个管脚5，即DOUT1、第七个管脚7，即DOUT2和第八个管脚8，即DOUT3，这几个管脚都作为级联数据的输出通道；第二十六个管脚26，即DIN3，第二十八个管脚28，即DIN2，第二十九个管脚29，即DIN1，和第三十个管脚30，即DIN0，这几个管脚都作为级联数据的输入通道。

当级联数据为单线传输时，对于所述第四个管脚，即DOUT0，所述第五个管脚，即DOUT1，所述第七个管脚，即DOUT2，以及所述第八个管脚，即DOUT3，可以设置其中的三个管脚为接地或备用；并且设置所述第二十六个管脚，即DIN3，所述第二十八个管脚，即DIN2，所述第二十九个管脚，即DIN1，及所述第三十个管脚，即DIN0，可以设置其中的三个管脚为接地或备用。

如图1所示，本实施例所述的控制芯片，控制芯片100级联数据的输出通道都位于其左侧，其级联数据的输入通道都位于其右侧，这样在左右对称方向上的管脚排布使多个控制芯片100可以很方便的级联在一起。

如图1所示，本实施例所述的控制芯片，控制芯片100对多串驱动芯片的数据输出，第十四个管脚14，即SDA作为对第一串驱动芯片的输出管脚，第二十一个管脚21，即SDB作为对第二串驱动芯片的输出管脚，都分布在控制芯片100的底侧；第三十五个管脚35，即SDC作为对第三串驱动芯片的输出管脚，第四十四个管脚44，即SDD作为对第四串驱动芯片的输出管脚，都分布在控制芯片100的顶侧。这样在上下对称方向上的管脚排布，使承载述控制芯片100的单元板很方便的布线。

实施例2

如图2所示，是本实施例提供的控制芯片与下一级控制芯片及驱动芯片一种连接关系的示意图。

控制芯片100的第四个管脚4，即PIN4，也称作DOUT0，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第一个通道。

控制芯片100的第五个管脚5，即PIN5，也称作DOUT1，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第二个通道。

控制芯片100的第七个管脚7，即PIN7，也称作DOUT2，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第三个通道。

控制芯片100的第八个管脚8，即PIN8，也称作DOUT3，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第四个通道。

控制芯片100的第九个管脚9，即PIN9，也称作DSOUT，与下一级控制芯片中的DSIN连接，用于指示级联数据包为有效输出的输出端。

控制芯片100的第十个管脚10，即PIN10，也称作TDIN，与下一级控制芯片的TDOUT管脚连接；如果是最后一颗控制芯片，该管脚反接与VCC连接，用于测试数据输入通道。

控制芯片100的第十一个管脚11，即PIN11，也称作HC，与下一级控制芯片连接，用于行选择通信号的最高位。

控制芯片100的第十二个管脚12，即PIN12，也称作HB，与下一级控制芯片连接，用于行选择通信号的次高位。

控制芯片100的第十三个管脚13，即PIN13，也称作HA，与下一级控制芯片连接，用于行选择通信号的最低位。

控制芯片100的第十四个管脚14，即PIN14，也称作SDA，与第一组恒流驱动芯片串行连接，用于向所连接的第一组驱动芯片传输数据。

控制芯片100的第十八个管脚18，即PIN18，也称作LAT，用于向恒流驱动芯片输出并行加载信号。

控制芯片100的第十九个管脚19，即PIN19，也称作OEB，与恒流驱动芯片的输出使能端连接，用于向连接的恒流驱动芯片输出使能信号。

控制芯片100的第二十一个管脚21，即PIN21，也称作SDB，与第二组恒流驱动芯片串行连接，用于向所连接的第二组驱动芯片传输数据。

控制芯片100的第二十三个管脚23，即PIN23，也称作SETCKO，与本一级控制芯片的VCC或GND连接，来选择本一级控制芯片给下一级控制芯片的输出时钟信号。

控制芯片100的第二十四个管脚24，即PIN24，也称作TDOUT，与上一级控制芯片的TDIN连接，用于上行的测试数据包的输出通道。

控制芯片100的第二十五个管脚25，即PIN25，也称作DSIN，与上一级控制芯片的DSOUT连接，用于指示在时钟信号上采集到的级联数据包是否有效。

控制芯片100的第二十六管脚26，即PIN26，也称作DIN3，与上一级控制芯片中的DOUT3连接，用于级联数据包输入的第四个通道。

控制芯片100的第二十八个管脚28，即PIN28，也称作DIN2，与上一级控制芯片中的DOUT2连接，用于级联数据包输入的第三个通道。

控制芯片100的第二十九个管脚29，即PIN29，也称作DIN1，与上一级控制芯片中的DOUT1连接，用于级联数据包输入的第二个通道。

控制芯片100的第三十个管脚30，即PIN30，也称作DIN0，与上一级控制芯片中的DOUT0连接，用于级联数据包输入的第一个通道。

控制芯片100的第三十一个管脚31，即PIN31，也称作CLKIN，与上一级控制芯片中的CLKOUT连接，用于级联时钟的输入端。

控制芯片100的第三十四个管脚34，即PIN34，也称作ERRIN，与恒流驱动芯片相连接，作为报错通道，用于在所述驱动芯片存在故障时，报告给所述控制芯片。

控制芯片100的第三十五个管脚35，即PIN35，也称作SDC，与第三组恒流驱动芯片串行连接，用于向所连接的第三组驱动芯片传输数据。

控制芯片100的第三十六个管脚36，即PIN36，也称作SETWV，用于对驱动芯片上的有效电平进行设置。

控制芯片100的第三十九个管脚39，即PIN39，也称作SYNC，用于测试的同步信号的输出。

控制芯片100的第四十四个管脚44，即PIN44，也称作SDD，用于给所连接的第四组驱动芯片传输数据。

本实施例所述的控制芯片，控制芯片100的第四个管脚4，即DOUT0、第五个管脚5，即DOUT1、第七个管脚7，即DOUT2和第八个管脚8，即DOUT3，这几个管脚都作为级联数据的输出通道；第二十六个管脚26，即DIN3，第二十八个管脚28，即DIN2，第二十九个管脚29，即DIN1，和第三十个管脚30，即DIN0，这几个管脚都作为级联数据的输入通道。

当级联数据为单线传输时，对于所述第四个管脚，即DOUT0，所述第五个管脚，即DOUT1，所述第七个管脚，即DOUT2，及所述第八个管脚，即DOUT3，可以设置其中的三个管脚为接地或备用；并且设置所述第二十六个管脚，即DIN3，所述第二十八个管脚，即DIN2，所述第二十九个管脚，即DIN1，及所述第三十个管脚，即DIN0，可以设置其中的三个管脚为接地或备用。

应当理解的是，上述针对本实用新型较佳实施例的表述较为详细，并不能因此而认为是对本实用新型专利保护范围的限制，本实用新型的专利保护范围应以所附权利要求为准。

Claims (5)

1、一种具有44个管脚的LED显示屏的控制芯片，其包括一四边形的封装体，所述封装体中封装设置控制电路、基片和焊盘，所述封装体表面的任一边角上设置有标记，其特征在于：以所述标记为起点，从所述封装体四个侧边上引出44个管脚，

所述控制芯片的第一个管脚，同基片连接，接地；

所述控制芯片的第二个管脚，用作全局异步复位端；

所述控制芯片的第三个管脚，用于向外部级联的驱动芯片输出时钟信号；

所述控制芯片的第四个管脚，用作向下一级控制芯片输出级联数据的第一个通道；

所述控制芯片的第五个管脚，用作向下一级控制芯片输出级联数据的第二个通道；

所述控制芯片的第六个管脚，同第三十七个管脚共同作用，用于设置扫描的方式为两扫、四扫或八扫；

所述控制芯片的第七个管脚，用作向下一级控制芯片输出级联数据的第三个通道；

所述控制芯片的第八个管脚，用作向下一级控制芯片输出级联数据的第四个通道；

所述控制芯片的第九个管脚，用作指示级联数据包为有效输出指示信号的输出端；

所述控制芯片的第十个管脚，用作测试数据输入通道；

所述控制芯片的第十一个管脚，用于行选择信号的最低位；

所述控制芯片的第十二个管脚，用于行选择信号的次高位；

所述控制芯片的第十三个管脚，用于行选择信号的最高位；

所述控制芯片的第十四个管脚，用于向其所连接的第一组驱动芯片传输数据；

所述控制芯片的第十五个管脚，用于输出串行时钟；

所述控制芯片的第十六个管脚，同基片连接，用于接地；

所述控制芯片的第十七个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第十八个管脚，用于向连接的恒流驱动芯片输出使能信号；

所述控制芯片的第二十个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第二十一个管脚，用于向其连接的第二组驱动芯片传输数据；

所述控制芯片的第二十二个管脚，用于连接到一个LED指示灯，在控制芯片存在故障时，使该LED指示灯变亮；

所述控制芯片的第二十三个管脚，与本级控制芯片的接地端或电源连接，用于对级联系统的输出时钟的模式进行设置；

所述控制芯片的第二十四个管脚，用作上行的测试数据包的输出通道；

所述控制芯片的第二十五个管脚，用于指示在时钟信号上采集到的级联数据包是否有效；

所述控制芯片的第二十六管脚，用作级联数据包输入的第四个通道；

所述控制芯片的第二十七个管脚，同基片连接，用于接地；

所述控制芯片的第二十八个管脚，用作级联数据包输入的第三个通道；

所述控制芯片的第二十九个管脚，用作级联数据包输入的第二个通道；

所述控制芯片的第三十个管脚，用作级联数据包输入的第一个通道；

所述控制芯片的第三十一个管脚，用作级联时钟的输入端；

所述控制芯片的第三十二个管脚，作为Vcc端，用于连接电源；

所述控制芯片的第三十三个管脚，同基片连接，用于接地；

所述控制芯片的第三十四个管脚，与恒流驱动芯片相连接，作为故障报告通道，用于在所述驱动芯片存在故障时，报告给所述控制芯片；

所述控制芯片的第三十五个管脚，用于向所连接的第三组驱动芯片传输数据；

所述控制芯片的第三十六个管脚，用于对驱动芯片上的有效电平进行设置；

所述控制芯片的第三十七个管脚，同第六个管脚共同作用，用于设置扫描的方式为两扫、四扫或八扫；

所述控制芯片的第三十八个管脚，未定义，备用；

所述控制芯片的第三十九个管脚，用于测试的同步信号的输出；

所述控制芯片的第四十个管脚，用于控制所述控制芯片是否处于测试模式；

所述控制芯片的第四十一个管脚，用于控制所述控制芯片是否处于SRAM测试模式；

所述控制芯片的第四十二个管脚，用于设置同恒流驱动芯片之间的数据通道的有效性；

所述控制芯片的第四十三个管脚，用于设置输入级联数据包的各通道的有效性；

所述控制芯片的第四十四个管脚，用于给所连接的第四组驱动芯片传输数据。

2、根据权利要求1所述的控制芯片，其特征在于：所述标记位于所述封装体的正表面或背面的任意边角上，标记可以为印刷层、凸起层、凹层中的一种。

3、根据权利要求1所述的控制芯片，其特征在于：所述封装体的四边形为菱形、正方形、长方形中的一种；所述标记可以为圆形、方形、星形、三角形、正多边形中的一种。

4、根据权利要求1所述的控制芯片，其特征在于：所述管脚以所述标记为起点，按逆时针或者顺时针方向，顺序分布在所述封装体的四个侧边上。

5、根据权利要求1所述的控制芯片，其特征在于，设置所述第四个管脚、所述第五个管脚、所述第七个管脚及所述第八个管脚中的三个管脚为接地或备用；并且设置所述第二十六个管脚、所述第二十八个管脚、所述第二十九个管脚及所述第三十个管脚中的三个管脚为接地或备用；用于单线传输级联数据。

Images