CN201355610Y

CN201355610Y - 一种led显示屏的控制芯片

Info

Publication number: CN201355610Y
Application number: CNU2008201240750U
Authority: CN
Inventors: 徐微; 邵寅亮; 阮为
Original assignee: Beijing Jushu Digital Technology Development Co Ltd
Current assignee: Beijing Jushu Digital Technology Development Co Ltd
Priority date: 2008-12-02
Filing date: 2008-12-02
Publication date: 2009-12-02
Anticipated expiration: 2018-12-02

Abstract

本实用新型涉及一种LED显示屏的控制芯片，该控制芯片具有一封装体，所述封装体中封装设置控制电路、基片和焊盘，所述封装体表面上设置有标记，以所述标记为起点，从所述封装体两个对称侧边上引出30个管脚。本实用新型控制芯片级联的管脚分布在对称的两个方向上，便于控制芯片之间的级联连接；控制芯片对驱动芯片的输出管脚也分布在对称的两个方向上，便于承载控制芯片的单元板进行布线。

Description

一种LED显示屏的控制芯片

技术领域

本实用新型涉及芯片领域，尤其涉及一种显示屏的控制芯片。

背景技术

LED显示屏用于显示文字、图像、动画及录像等，其具有播放、显示等多种应用功能。现有技术中，LED显示屏控制信号的接收、处理是由扫描板上的接收卡完成的，接收卡接收发送卡传来的数字信号，处理成单元板需要的控制信号，直接发送给单元板上的驱动芯片，以驱动LED灯点。其中，单元板上的放大器处在接收卡与驱动芯片之间，只对信号进行放大、整形，而不起到任何处理作用。

由于显示屏所需要的数据都必须由扫描板上的接收卡完成处理，使扫描板的硬件需要完成多种功能，负担较重，扫描的性能较差，降低了LED显示屏的显示效果。

随着LED显示屏的控制芯片的发展，控制芯片亟需合理的管脚设置，以便于控制芯片在LED显示屏上单元板上的布局和布线。

因此，现有技术存在缺陷，需要改进。

实用新型内容

本实用新型所要解决的技术问题是：提供一种控制芯片，所述控制芯片的管脚便于显示屏在LED显示屏单元板上的安装。

本实用新型的技术方案如下：

一种LED显示屏的控制芯片，其包括一封装体，所述封装体中封装设置有控制电路、基片和焊盘，所述封装体表面上设置有标记，其中，以所述标记为起点，从所述封装体的两个对称的侧边上引出30个管脚：

第一个管脚，用作输出级联数据的第三个通道；

第二个管脚，用作输出级联数据的第四个通道；

第三个管脚，作为级联数据包有效输出指示信号的输出端；

第四个管脚，用于测试数据输入通道；

第五个管脚，用于设置行选通信号的最高位；

第六个管脚，用于向所连接的第一组驱动芯片的数据；

第七个管脚，用于输出串行时钟；

第八个管脚，与基片连接，用于接地；

第九个管脚，用于输出锁存信号；

第十个管脚，用于向连接的驱动芯片输出使能信号；

第十一个管脚，作为Vcc端，用于连接电源；

第十二个管脚，用于向所连接的第二组驱动芯片输出数据；

第十三个管脚，用于在控制芯片存在故障时，使指示LED灯发光；

第十四个管脚，用于对级联系统的输出时钟的模式进行设置；

第十五个管脚，用于上行的测试数据包的输出通道；

第十六个管脚，用于指示在时钟信号上采集到的级联数据包有效；

第十七个管脚，用作级联数据输入的第四个通道；

第十八个管脚，用作级联数据输入的第三个通道；

第十九个管脚，用作级联数据输入的第二个通道；

第二十个管脚，用作级联数据输入的第一个通道；

第二十一个管脚，用于输入级联系统时钟；

第二十二个管脚，用于所连接的驱动芯片存在故障上时，向所述控制芯片上报；

第二十三管脚，与基片连接，用于接地；

第二十四个管脚，用于输出测试用的同步信号；

第二十五个管脚，与基片连接，用于接地；

第二十六个管脚，用于设置级联的四个数据通道的有效性；

第二十七个管脚，用于全局异步复位；

第二十八个管脚，用于向级联的驱动芯片传输时钟信号；

第二十九个管脚，用作输出级联数据的第一个通道；

第三十个管脚，用作输出级联数据的第二个通道。

所述标记位于所述封装体的正表面或背面的任意边角上。

标记设置为印刷层、凸起层或凹层。

所述标记为圆形、方形、星形、三角形、正多边形或其组合。

所述封装体为菱形、正方形或长方形中的一种。

各管脚以所述标记为起点，按逆时针或者顺时针方向，顺序分布在所述封装体的两个对称的侧边上。

各管脚均布在所述封装体的两个对称的侧边上。

设置所述第一个管脚、所述第二个管脚、所述第二十九个管脚及所述第三十个管脚中的三个管脚为接地或备用；并且，设置所述第十七个管脚、所述第十八个管脚、所述第十九个管脚及所述第二十个管脚中的三个管脚为接地或备用；用于单线传输级联数据。

与现有技术相比，本实用新型的优越性为以下几点：

一，以提高LED屏体显示性能为出发点，减小了最小亮度时间，使显示频率和亮度、深度的功能得以提高；对亮度进行均一化处理，使画面能够得到更好的拍摄效果；通过相关设置，使扫描频率可调，从而获得更好的视觉效果。

二，它针对近几年市场反馈的新的需求增加了级联接口检测，与某些恒流驱动芯片配合对屏体进行检测等，并且将检测结果能够以数据包的形式回传。

三，输入数据采用网络数据包的形式，可以避免无效数据的传输，并且增加了对错误数据进行识别的功能，因此芯片在LED屏体上工作会更加稳定。

四，使数据级联传输和本地输出时的顺序更加合理，非线性亮度曲线调整可由系统根据需要定制，这些特点使芯片的使用会更加符合用户的习惯。

附图说明

图1为本实用新型控制芯片的结构示意图；

图2为本实用新型控制芯片的连接示意图。

具体实施方式

下面结合附图和具体实施例，对本实用新型作进一步详细说明。

实施例1

本实用新型提供了LED显示屏的控制芯片，用于承担现有技术扫描单元的扫描控制功能。

如图1所示，为一种具有30个管脚的LED显示屏的控制芯片的实施例。控制芯片定义有30个管脚，即控制芯片100。

例如，本实施例提供的控制芯片100，其控制电路设置在基片上，所述控制电路、焊盘和基片被封装在封装体101中。其中，所述封装体可以为菱形、正方形或长方形。

所述封装体的正表面或背面的任意边角上可以设置一标记，例如，所述封装体101表面的任一端的侧边中央设置有标记102，其中，所述标记可以设置为印刷层、凸起层或凹层。在此基础上，所述标记可以为圆形、方形、星形、三角形、正多边形或其组合，例如，所述标记可以为圆形和一个或两个三角形的结合，又如，所述标记可以为半圆形。

所述控制芯片100的管脚可以以所述标记102为对称点排布，例如，以长侧边上靠近所述标记102一端为起点，按照逆时针的顺序均匀分布在所述封装体101的两个对称的长侧边上。所述控制芯片100的管脚也可以以所述标记102为对称点，以长侧边上靠近所述标记102一端为起点，按照顺时针的顺序均匀分布在所述封装体101的两个对称的长侧边上，这里不再赘述。优选的方案是，如图1所示，各管脚均布在所述封装体的两个对称的侧边上。

本实施例中所述封装体101可以为一长方形，其正面上的标记102为一半圆形的缺口。

所述控制芯片100应用于LED显示屏上的时候，需要多个所述控制芯片100级联，而各个控制芯片100需要接收级联的上一个控制芯片输入的级联数据，并向接连的下一个控制芯片输出级联数据。

所述控制芯片100的第一个管脚，即PIN1，用作输出级联数据的第三个通道，称作DOUT2。

所述控制芯片100的第二个管脚，即PIN2，用作输出级联数据的第四个通道，称作DOUT3。

所述控制芯片100的第三个管脚，即PIN3，也称作DSOUT端，其作为级联数据包有效输出指示信号的输出端。

所述控制芯片100的第四个管脚，即PIN4，称作TDIN，用于测试数据输入通道。

所述控制芯片100的第五个管脚，即PIN5，称作HA，是行选通信号的最高位，用于设置行扫描信号是一扫还是两扫。

所述控制芯片100的第六个管脚，即PIN6，称作SDA，用于向所连接的第一组驱动芯片传输数据。

所述控制芯片100的第七个管脚，即PIN7，称作SCK，用于串行时钟输出。

所述控制芯片100的第八管脚，即PIN8，其同基片连接，用于接地，也称作GND端。

所述控制芯片100的第九个管脚，即PIN9，也称作LAT端，用于输出锁存信号。

所述控制芯片100的第十个管脚，即PIN10，也称作OEB端，用于向连接的驱动芯片输出使能信号。

所述控制芯片100的第十一个管脚，即PIN11，作为Vcc端用于连接电源。

所述控制芯片100的第十二个管脚，即PIN12，称作SDB，用于向所连接的第二组驱动芯片输出数据。

所述控制芯片100的第十三个管脚，即PIN13，也称作LEDOUT端，在控制芯片存在故障时，用于使与该管脚连接的用于指示的LED灯变亮。

所述控制芯片100的第十四个管脚，即PIN14，也称作SETCKO，用于对级联系统的输出时钟的模式进行设置。

所述控制芯片100的第十五个管脚，即PIN15，也称作TDOUT，用于上行的测试数据包的输出通道。

所述控制芯片100的第十六个管脚，即PIN16，也称作DSIN，用于指示在CLOCK上采集到的级联数据包有效。

所述控制芯片100的第十七个管脚，即PIN17，也称作DIN3端，用作级联数据输入的第四个通道。

所述控制芯片100的第十八个管脚，即PIN18，也称作DIN2端，用作级联数据输入的第三个通道。

所述控制芯片100的第十九个管脚，即PIN19，也称作DIN1端，用作级联数据输入的第二个通道。

所述控制芯片100的第二十个管脚，即PIN20，也称作DIN0端，用作级联数据输入的第一个通道。

所述控制芯片100的第二十一个管脚，即PIN21，也称作CLKIN，用于级联系统时钟输入。

所述控制芯片100的第二十二个管脚，即PIN22，也称作ERRIN端，用于所连接的驱动芯片存在故障上时，向所述控制芯片上报的通道。

所述控制芯片100的第二十三管脚，即PIN23，其同基片连接，用于接地，也称作GND端。

所述控制芯片100的第二十四个管脚，即PIN24，也称作SYNC，用于测试用的同步信号的输出。

所述控制芯片100的第二十五管脚，即PIN25，其同基片连接，用于接地，也称作GND端。

所述控制芯片100的第二十六个管脚，即PIN26，也称作SETDCI，用于设置级联的四个数据通道的有效性，即级联的四个数据通道中，哪个几个通道是有效的。

所述控制芯片100的第二十七个管脚，即PIN27，定义为全局异步复位端，也就是RESETB端。

所述控制芯片100的第二十八个管脚，即PIN28，也称作CLKOUT，用于给级联的驱动芯片传输时钟信号。

所述控制芯片100的第二十九个管脚，即PIN29，称作DOUT0，用作输出级联数据的第一个通道。

所述控制芯片100的第三十个管脚，即PIN30，称作DOUT1，用作输出级联数据的第二个通道。

例如，如图1所示，本实施例所述的控制芯片，控制芯片100的第一个管脚1，即DOUT2、第二个管脚2，即DOUT3、第二十九个管脚29，即DOUT0和第三十个管脚30，即DOUT1，这几个管脚都作为级联数据的输出通道；第十七个管脚17，即DIN3，第十八个管脚18，即DIN2，第十九个管脚19，即DIN1，和第二十个管脚20，即DIN0，这几个管脚都作为级联数据的输入通道。

例如，当级联数据为单线传输时，对于所述第一个管脚1，即DOUT2、所述第二个管脚2，即DOUT3、所述第二十九个管脚29，即DOUT0和所述第三十个管脚30，即DOUT1，可以设置其中的三个管脚为接地或备用；并且设置所述第十七个管脚17，即DIN3，所述第十八个管脚18，即DIN2，所述第十九个管脚19，即DIN1，和所述第二十个管脚20，即DIN0，可以设置其中的三个管脚为接地或备用。

例如，所述控制芯片100的第一个管脚DOUT2、第二个管脚DOUT3、第二十九个管脚DOUT0和第三十个管脚DOUT1都作为输出级联数据的通道，第十七个管脚DIN3、第十八个管脚DIN2、第十九个管脚DIN1和第二十个管脚DIN0都作为级联数据的输入通道。所述控制芯片100级联数据的输出通道都位于其上侧，其级联数据的输入通道都位于其下侧，如图1所示，这样在上下对称方向上的管脚排布使多个所述控制芯片100可以很方便地级联在一起。

本实施例所述控制芯片100对多组驱动芯片的数据输出，如图1所示，第六个管脚SDA作为对第一组驱动芯片的输出管脚，第十二个管脚SDB作为对第二组驱动芯片的输出管脚，这两个管脚分布在所述控制芯片100的上侧和下侧，使承载所述控制芯片100的单元板很方便地布线。

实施例2

如图2所示，是本实施例提供的控制芯片与下一级控制芯片及驱动芯片一种连接关系的示意图。如图2所示，某一控制芯片可以级联控制两行驱动芯片，并级联到下一级控制芯片。

如图1和图2所示，所述控制芯片100的第一个管脚，即PIN1，也称作DOUT2，与下一级控制芯片连接，作为向下一级控制芯片输出级联数据包的第三个通道。

所述控制芯片100的第二个管脚，即PIN2，也称作DOUT3，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第四个通道。

所述控制芯片100的第三个管脚，即PIN3，也称作DSOUT，与下一级控制芯片中的DSIN连接，用于指示级联数据包为有效输出的输出端。

所述控制芯片100的第四个管脚，即PIN4，称作TDIN，与下一级控制芯片连接，作为测试数据输入通道。

所述控制芯片100的第五个管脚，即PIN5，称作HA，与下一级控制芯片连接，用于行选择通信号的最低位。

所述控制芯片100的第六个管脚，即PIN6，也称作SDA，与第一组恒流驱动芯片相连接，用于向其传输数据。

所述控制芯片100的第七个管脚，即PIN7，也称作SCK，连接到恒流驱动芯片的时钟输入端，用于串行时钟输出。

所述控制芯片100的第九个管脚，即PIN9，也称作LAT，用于向恒流驱动芯片输出并行加载信号。

所述控制芯片100的第十个管脚，即PIN10，也称作OEB，与恒流驱动芯片的输出使能端连接，用于向连接的恒流驱动芯片输出使能信号。

所述控制芯片100的第十二个管脚，即PIN12，称作SDB，与第二组恒流驱动芯片串行连接，用于向所连接的第二组驱动芯片传输数据。

所述控制芯片100的第十三个管脚，即PIN13，也称作LEDOUT，用于连接到一个LED指示灯，在控制芯片存在故障时，使该LED指示灯变亮。

所述控制芯片100的第十四个管脚，即PIN14，也称作SETCKO，与本一级控制芯片的VCC或GND连接，来选择本一级控制芯片给下一级控制芯片的输出时钟信号。

所述控制芯片100的第十五个管脚，即PIN15，也称作TDOUT，与上一级控制芯片的TDIN连接，用于上行的测试数据包的输出通道。

所述控制芯片100的第十六个管脚，即PIN16，也称作DSIN，与上一级控制芯片的DSOUT连接，用于指示在时钟信号上采集到的级联数据包是否有效。

所述控制芯片100的第十七个管脚，即PIN17，也称作DIN3端，与上一级控制芯片中的DOUT3连接，用于级联数据包输入的第四个通道。

所述控制芯片100的第十八个管脚，即PIN18，也称作DIN2端，与上一级控制芯片中的DOUT2连接，用于级联数据包输入的第三个通道。

所述控制芯片100的第十九个管脚，即PIN19，也称作DIN1端，与上一级控制芯片中的DOUT1连接，用于级联数据包输入的第二个通道。

所述控制芯片100的第二十个管脚，即PIN20，也称作DIN0端，与上一级控制芯片中的DOUT0连接，用于级联数据包输入的第一个通道。

所述控制芯片100的第二十一个管脚，即PIN21，也称作CLKIN，与上一级控制芯片中的CLKOUT连接，用于级联时钟的输入端。

所述控制芯片100的第二十二个管脚，即PIN22，也称作ERRIN端，与恒流驱动芯片相连接，作为故障报告通道，用于在所述驱动芯片存在故障时，向所述控制芯片上报。

所述控制芯片100的第二十八个管脚，即PIN28，作为级联系统时钟输出端，与下一级控制芯片中的CLKIN相连接，用于给级联的驱动芯片传输时钟信号，也称作CLKOUT端。

所述控制芯片100的第二十九个管脚，即PIN29，称作DOUT0，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第一个通道。

所述控制芯片100的第三十个管脚，即PIN30，称作DOUT1，与下一级控制芯片连接，用于向下一级控制芯片输出级联数据包的第二个通道。

例如，如图2所示，本实施例所述的控制芯片，控制芯片100的第一个管脚1，即DOUT2、第二个管脚2，即DOUT3、第二十九个管脚29，即DOUT0和第三十个管脚30，即DOUT1，这几个管脚都作为级联数据的输出通道；第十七个管脚17，即DIN3，第十八个管脚18，即DIN2，第十九个管脚19，即DIN1，和第二十个管脚20，即DIN0，这几个管脚都作为级联数据的输入通道。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims

1、一种LED显示屏的控制芯片，其包括一封装体，所述封装体中封装设置有控制电路、基片和焊盘，所述封装体表面上设置有标记，其特征在于：以所述标记为起点，从所述封装体的两个对称的侧边上引出30个管脚：

第一个管脚，用作输出级联数据的第三个通道；

第二个管脚，用作输出级联数据的第四个通道；

第三个管脚，作为级联数据包有效输出指示信号的输出端；

第四个管脚，用作测试数据输入通道；

第五个管脚，用于设置行选通信号的最高位；

第六个管脚，用于向所连接的第一组驱动芯片输出数据；