CN201281849Y - 错误产生卡 - Google Patents

错误产生卡 Download PDF

Info

Publication number
CN201281849Y
CN201281849Y CNU2008200511191U CN200820051119U CN201281849Y CN 201281849 Y CN201281849 Y CN 201281849Y CN U2008200511191 U CNU2008200511191 U CN U2008200511191U CN 200820051119 U CN200820051119 U CN 200820051119U CN 201281849 Y CN201281849 Y CN 201281849Y
Authority
CN
China
Prior art keywords
produces
wrong
error
card
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2008200511191U
Other languages
English (en)
Inventor
郭俊鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shunda Computer Factory Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CNU2008200511191U priority Critical patent/CN201281849Y/zh
Application granted granted Critical
Publication of CN201281849Y publication Critical patent/CN201281849Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

本实用新型提供一种错误产生卡,其与内存条分别插在机箱的插槽(SLOT)中应用于一系统,该错误产生卡包括:若干个按键,该若干按键分别对应产生一位错误信号;一错误产生电路,其与上述若干个按键相连接,该错误产生电路用于产生位错误信号给系统;一终端电阻,其与上述错误产生电路相连接,该终端电阻用于防止高速信号反射,影响总线信号的品质;一振荡器,其与上述错误产生电路相连接,该振荡器用于产生外加频率信号,从而控制位错误时间。本实用新型的错误产生卡产生错误数据时间长短容易控制,而且与系统频率同步;不需重工,可重复使用,不会浪费,缩短了测试时间;不加长信号长度,信号不会反射及信号质量的问题。

Description

错误产生卡
【技术领域】
本实用新型涉及一种错误产生卡,特别是一种关于内存的错误产生卡。
【背景技术】
DDR3为一高速并列传输总线技术。大部份的内存控制器(memorycontroller)皆有支持单一位数据错误侦测及更正,多位数据错误侦测,所以这为在研发阶段,必测的项目。
以往(DDR,DDR2)产生位错误(bit error)的方式有二种:
1、选用一标准任一厂家的内存条。在以重工(rework)的方式选一至二数据线接至跳线一端,跳线另一端短路到地,测试时再将跳线二端短路产生位错误。此种方法原理虽容易,但重工容易失败,产生错误数据时间长短不易控制,有可能会产生错误的测量结果。再者重工后的内存条也不适合再做其它系统测试,形成浪费;
2、制作一桥接板,连接在内存条插槽上。在桥接板上加上错误产生电路,再将标准任一厂家的内存条插在其后,再控制桥接板上错误产生电路,产生位错误,测试系统。此种方法弹性高,但由于增长了所有高速信号长度,会有信号质量的问题,不适用于高速传输,容易造成错误的测量结果。
有鉴于此,实有必要提出一种错误产生卡,利用该错误产生卡产生错误数据时间长短容易控制,而且与系统频率同步;不需重工,可重复使用,不会浪费,缩短了测试时间;不加长信号长度,信号不会反射及信号质量的问题;不会产生错误的测量结果;除了可对数据位加入错误产生电路外,也对地址线(address bus),ECC等其它信号加入错误产生电路,可使系统测试更加完整。
【发明内容】
因此,本实用新型提供一种错误产生卡,以实现充分容易控制产生位错误数据时间的长短而且与系统频率同步,不加长信号长度,信号不会反射及信号质量的问题,不会产生错误的测量结果的目的。
为达到上述目的,本实用新型提供一种错误产生卡,其与内存条分别插在机箱的插槽(SLOT)中应用于一系统,该错误产生卡包括:
若干个按键,该若干按键分别对应产生一位错误信号;
一错误产生电路,其与上述若干个按键相连接,该错误产生电路用于产生位错误信号给系统;
一终端电阻,其与上述错误产生电路相连接,该终端电阻用于防止高速信号反射,影响总线信号的品质;
一振荡器,其与上述错误产生电路相连接,该振荡器用于产生外加频率信号,从而控制位错误时间。
特别地说,上述若干按键分别控制产生0~63bit的错误;上述若干按键还可控制产生位错误时间的长短、方式;上述错误产生电路的电源由系统提供;上述振荡器为一个50MHz的振荡器。
相较于现有技术,本实用新型的错误产生卡产生错误数据时间长短容易控制,而且与系统频率同步;不需重工,可重复使用,不会浪费,缩短了测试时间;不加长信号长度,信号不会反射及信号质量的问题;不会产生错误的测量结果;除了可对数据位加入错误产生电路外,也对地址线(address bus),ECC等其它信号加入错误产生电路,可使系统测试更加完整。
为对本实用新型的目的、构造特征及其功能有进一步的了解,兹配合附图详细说明如下:
【附图说明】
图1绘示本实用新型的错误产生卡的方块图。
【具体实施方式】
参照图1,其为本实用新型的错误产生卡的方块图。
本实用新型提供一种错误产生卡,于本实施例中,其与内存条分别插在机箱的插槽(SLOT)中应用于一系统,该错误产生卡包括:
若干个按键1,该若干按键1分别对应产生一位错误信号,该若干按键1包括:十六个产生位错误按键,其用二维矩阵的方式(8x8)控制;两个控制位错误时间长短按键;两个控制位错误时间方式按键;
一错误产生电路2,其与上述若干个按键1相连接,该错误产生电路2用于产生位错误信号给系统,同时系统会根据所插入的内存条来提供频率信号给错误产生电路2与内存条,该错误产生电路2的电源由上述系统提供;
一终端电阻3,其与上述错误产生电路2相连接,该终端电阻3用于和内存条之间进行数据、地址信号的相互传输,防止高速信号反射,影响总线信号的品质;
一振荡器4,其与上述错误产生电路2相连接,该振荡器4用于产生外加频率信号,从而控制位错误时间,该振荡器4为一个50MHz的振荡器。
于本实施例中,首先设定好错误产生卡要产生错误的位及方式,在机箱的插槽中分别插入错误产生卡及内存条,将系统开机进入某一测试程序,在按下错误产生卡上的一按键1,根据上述设定好要产生错误的位及方式,错误产生电路2会产生相应的错误位数据,最后查看系统是否侦测到相关的错误信息及是否即时更正这些错误信息,通过这些来判断该系统是否工作正常。

Claims (6)

1、一种错误产生卡,其与内存条分别插在机箱的插槽中应用于一系统,其特征在于,该错误产生卡包括:
若干个按键,该若干按键分别对应产生一位错误信号;
一错误产生电路,其与上述若干个按键相连接,该错误产生电路用于产生位错误信号给系统;
一终端电阻,其与上述错误产生电路相连接,该终端电阻用于防止高速信号反射,影响总线信号的品质;
一振荡器,其与上述错误产生电路相连接,该振荡器用于产生外加频率信号,从而控制位错误时间。
2、如权利要求1所述的错误产生卡,其特征在于,上述若干按键分别控制产生0~63bit的错误。
3、如权利要求2所述的错误产生卡,其特征在于,该若干按键包括:十六个产生位错误按键,其用二维矩阵的方式控制。
4、如权利要求1所述的错误产生卡,其特征在于,该若干按键还包括:2~4个按键控制位错误时间的长短、方式。
5、如权利要求1所述的错误产生卡,其特征在于,上述错误产生电路的电源由系统提供。
6、如权利要求1所述的错误产生卡,其特征在于,上述振荡器为一个50MHz的振荡器。
CNU2008200511191U 2008-07-23 2008-07-23 错误产生卡 Expired - Fee Related CN201281849Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2008200511191U CN201281849Y (zh) 2008-07-23 2008-07-23 错误产生卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2008200511191U CN201281849Y (zh) 2008-07-23 2008-07-23 错误产生卡

Publications (1)

Publication Number Publication Date
CN201281849Y true CN201281849Y (zh) 2009-07-29

Family

ID=40928719

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2008200511191U Expired - Fee Related CN201281849Y (zh) 2008-07-23 2008-07-23 错误产生卡

Country Status (1)

Country Link
CN (1) CN201281849Y (zh)

Similar Documents

Publication Publication Date Title
CN103399254B (zh) 板卡在位的检测方法及装置
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
CN100507585C (zh) 一种单板在位检测方法及系统
CN101910972B (zh) 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信系统、以及接口电压切换方法
CN101482843A (zh) 用于总线验证的片上电路
CN102724110B (zh) 单板通讯方法、系统和单板
CN101281783A (zh) 每字节通道动态片内终结
CN111104278B (zh) Sas连接器导通检测系统及其方法
CN106649021A (zh) PCIe从设备测试装置
CN101923505A (zh) 外围组件互连快速插槽的测试系统及测试方法
CN101620580A (zh) 计算机系统及其控制方法
US20130234742A1 (en) Integrated circuit and printed circuit board having receiver testing function
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
CN116340073B (zh) 测试方法、装置及系统
CN102474195B (zh) 逆变器系统以及逆变器
CN201281849Y (zh) 错误产生卡
CN111104279A (zh) Sas连接器导通检测系统及其方法
CN103809051A (zh) 开关矩阵、自动测试系统及其中的开关矩阵的检测方法
CN100439930C (zh) 产品容错性测试方法及其故障插入装置
US20070171150A1 (en) Burning apparatus
CN103365377B (zh) 一种机柜立柱、背板、槽位识别系统及方法
CN111710354B (zh) 一种ddr3的cmd延时补偿方法、装置、设备及介质
KR102379558B1 (ko) 피드백 로직을 구비하는 차량의 드라이버 시스템 및 그것의 동작 방법
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
CN104020409A (zh) 一种自适应配置芯片的方法及装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20130723