CN201255764Y - 电路测试装置 - Google Patents

Abstract

本实用新型提供一种电路测试装置，用来测试一待测试元件，其中待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号。电路测试装置用以根据该第一输出信号以及该第二输出信号，决定待测试元件的测试结果。本实用新型的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。

Description

电路测试装置

技术领域

本实用新型提供一种电路测试装置，尤指一种可用以测试待测试元件的桥式动态输出的电路测试装置。

背景技术

随着科技的进步，集成电路(Integrated Circuit，IC)的功能越来越强大，其重要性也与日遽增。除了单纯处理模拟信号的IC以及单纯处理数字信号的IC以外，业界还陆续研发出多种兼具数字信号与模拟信号处理能力的IC，此种IC一般可称为混合信号IC。而不论是数字信号IC、模拟信号IC或混合信号IC，为了确保IC出货时的品质，在完成制造过程之后，一般都会对每一颗IC执行测试，制造商会依据对IC执行测试的结果，来决定此颗IC是否合格，并据以判断是否可将此颗IC供应给下游的厂商。

请参阅图1，图1为一般混合信号测试机测试具有桥式动态输出的IC的示意图。如图1所示，置放于待测试元件电路板(DUTBoard)14上的测试元件(IC)12接收到混合信号测试机(Mixed-Signal Tester)10所产生的测试信号S_T后，会于两个输出端N₁、N₂产生相对应的输出值，当此两个相对应的输出值为桥式动态输出值V_OUT+、V_OUT-时，必须通过混合信号测试机10分别量测两个不同的桥式动态输出值V_OUT+、V_OUT-，最后根据量测到的两个桥式动态输出值V_OUT+、V_OUT-，判断待测试元件12通过测试与否。然而，上述的测试方式除了专用混合信号测试机10的价格非常昂贵外，测试时必须分两次量测桥式动态输出值V_OUT+、V_OUT-，因此会耗掉冗长的测试时间，而进一步影响IC测试的效率，这些都是已知使用专用混合信号测试机10测量具有桥式动态输出值V_OUT+、V_OUT-的IC所遭遇的问题。

实用新型内容

因此，本实用新型的目的之一，在于提供一种可提升IC测试效率的测试架构，以解决已知技术所面临的问题。

本实用新型提供一种电路测试装置，用来测试一待测试元件，其中该待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号。电路测试装置用以根据该第一输出信号以及该第二输出信号，决定该待测试元件的测试结果。电路测试装置包括一量测模块(Precision Measure Unit，PMU)、一处理模块、一运算模块以及一微处理器。量测模块耦接于该待测试元件，用以提供一测试信号，并接收根据该测试信号所产生的一信号运算结果。处理模块耦接于该待测试元件的该第一输出端以及该第二输出端，用以转换该待测试元件根据该测试信号所产生的第一输出信号以及该第二输出信号，产生一处理信号。运算模块耦接于该处理模块以及该量测模块，用以接收该处理信号，并对该处理信号进行运算，以产生该信号运算结果。微处理器耦接于该量测模块，用以根据该信号运算结果来决定该待测试元件的测试结果。

本实用新型所述的电路测试装置，该处理模块具有一输出端，当该处理模块转换该第一输出信号以及该第二输出信号成该处理信号后，通过该输出端输出该处理信号。

本实用新型所述的电路测试装置，该处理模块为一差动放大器，用以将该第一输出信号以及该第二输出信号进行差动放大，以产生该处理信号。

本实用新型所述的电路测试装置，该处理模块包括：一放大器，其包括一正输入端、一负输入端以及一输出端，其负输入端耦接于该待测试元件的该第一输出端，其正输入端耦接于该待测试元件的该第二输出端，该放大器用以将该第一输出信号以及该第二输出信号进行放大，以产生该处理信号；以及一第一电阻，耦接于该待测试元件的该第一输出端以及该放大器的该负输入端之间；一第二电阻，耦接于该待测试元件的该第二输出端以及该放大器的该正输入端之间；一第三电阻，耦接于该放大器的该输出端以及该负输入端之间；以及一第四电阻，其一端耦接于该第二电阻以及该放大器的该正输入端之间，其另一端耦接于一接地端。

本实用新型所述的电路测试装置，该运算模块为一转换器(Converter)，用以将交流信号模式的该处理信号转换为直流信号模式的该信号运算结果。

本实用新型所述的电路测试装置，该运算模块为一均方根-直流转换器(RMS to DC Converter)。

本实用新型所述的电路测试装置，该电路测试装置为一逻辑测试机。

本实用新型所述的电路测试装置，该待测试元件为一集成电路(Integrated Circuit，IC)。

本实用新型所述的电路测试装置，该量测模块以及该微处理器设置于一逻辑测试机内。

本实用新型所述的电路测试装置，该电路测试装置另包括一暂存器，耦接于该微处理器，用以储存该测试结果。

本实用新型所述的电路测试装置，该电路测试装置另包括一显示模块，用以显示该待测试元件的测试结果。

本实用新型的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。

附图说明

图1为一般混合信号测试机测试具有桥式动态输出的IC的示意图。

图2为本实用新型的电路测试装置的示意图。

图3为本实用新型的电路测试装置的处理模块的一实施例的示意图。

具体实施方式

请参阅图2，图2为本实用新型的电路测试装置的示意图。如图2所示，本实用新型的电路测试装置20用来测试一待测试元件22，而为了测试方便，待测试元件22通常设置于一待测试元件电路板(DUT board)24上，于一实施例中待测试元件22为一集成电路(Integrated Circuit，IC)。待测试元件22包括一第一输出端N₁以及一第二输出端N₂，第一输出端N₁以及第二输出端N₂用以分别产生一第一输出信号S₁以及一第二输出信号S₂。电路测试装置20用以根据该第一输出信号S₁以及该第二输出信号S₂，决定该待测试元件22的测试结果。

电路测试装置20包括一量测模块32、一处理模块34、一运算模块36以及一微处理器38。量测模块32耦接于待测试元件22，用以提供一测试信号S_T，并接收根据该测试信号S_T所产生的一信号运算结果Result。处理模块34耦接于待测试元件22的第一输出端N₁以及第二输出端N₂，用以处理待测试元件22根据该测试信号S_T所产生的第一输出信号S₁以及第二输出信号S₂，产生一处理信号S_P。运算模块36耦接于处理模块34以及量测模块32，用以接收处理信号S_P，并对处理信号S_P进行运算，以产生该信号运算结果Result。微处理器38耦接于量测模块32，用以根据信号运算结果Result来决定该待测试元件22的测试结果。

其中，处理模块34用以将双端交流信号模式的第一输出信号S₁以及第二输出信号S₂转换成单端交流信号模式的该处理信号S_P。于一实施例中，处理模块34为一差动放大器，用以将第一输出信号S₁以及第二输出信号S₂进行差动放大，以产生该处理信号S_P。

请参阅图2及图3，图3为本实用新型的电路测试装置的处理模块的一实施例的示意图。如图2及图3所示，处理模块34包括一放大器341、一第一电阻R₁、一第二电阻R₂、一第三电阻R₃以及一第四电阻R₄。放大器341包括一正输入端、一负输入端以及一输出端。放大器341的负输入端耦接于待测试元件22的第一输出端N₁。放大器341的正输入端耦接于待测试元件22的第二输出端N₂。放大器341用以将待测试元件22的第一输出端N₁所输出的第一输出信号S₁以及待测试元件22的第二输出端N₂所输出的第二输出信号S₂进行放大，以产生该处理信号S_P。第一电阻R₁耦接于待测试元件22的第一输出端N₁以及放大器341的负输入端之间。第二电阻R₂耦接于待测试元件22的第二输出端N₂以及放大器341的该正输入端之间。第三电阻R₃耦接于放大器341的该输出端以及该负输入端之间。第四电阻R₄的一端耦接于第二电阻R₂以及放大器341的正输入端之间，其另一端则耦接于一接地端GND。

此外，电路测试装置20另包括一暂存器(图未示)以及一显示模块(图未示)，暂存器(图未示)耦接于微处理器38，用以储存该测试结果，显示模块(图未示)则用以显示该待测试元件22的测试结果。此外，电路测试装置20为一逻辑测试机。于另一实施例中，量测模块32以及微处理器38设置于该逻辑测试机内。

在本实用新型的各个实施例中，电路测试装置使用了处理模块来执行待测试元件的第一输出信号以及第二输出信号的差动放大处理，以产生单一输出信号的处理信号，再通过运算模块36将交流型态的处理信号转换为直流型态的信号运算结果，故后续微处理器仅需通过该信号运算结果，即可判断待测试元件是否通过测试，达成测试待测试元件的桥式动态输出的目的，其中该运算模块36可为转换器(Converter)或均方根-直流转换器(RMS to DC Converter)。相较于已知技术必须使用专用混合信号测试机分次测量桥式差动输出的方式，本实用新型各实施例的测试架构可以有效提升晶片测试的速度，进一步提升测试效率，这些都是本实用新型优于已知技术的特点。

以上所述仅为本实用新型较佳实施例，然其并非用以限定本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实用新型的精神和范围内，可在此基础上做进一步的改进和变化，因此本实用新型的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

10：混合信号测试机

12、22：待测试元件

14、24：待测试元件电路板

20：电路测试装置

32：量测模块

34：处理模块

36：运算模块

38：微处理器

341：放大器

R₁、R₂、R₃、R₄：电阻

N₁、N₂：输出端

S₁、S₂：输出信号

S_T：测试信号

S_P：处理信号

V_out+、V_out-：桥式动态输出值

Result：信号运算结果。

Claims (11)

1.一种电路测试装置，其特征在于，用来测试一待测试元件，其中该待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号，该电路测试装置用以根据该第一输出信号以及该第二输出信号，决定该待测试元件的测试结果，其中该电路测试装置包括：

一量测模块，耦接于该待测试元件，用以提供一测试信号，并接收根据该测试信号所产生的一信号运算结果；

一处理模块，耦接于该待测试元件的该第一输出端以及该第二输出端，用以转换该待测试元件根据该测试信号所产生的该第一输出信号以及该第二输出信号，产生一处理信号；

一运算模块，耦接于该处理模块以及量测模块，用以接收该处理信号，并对该处理信号进行运算，以产生该信号运算结果；以及

一微处理器，耦接于该量测模块，用以根据该信号运算结果来决定该待测试元件的测试结果。

2.根据权利要求1所述的电路测试装置，其特征在于，该处理模块具有一输出端，当该处理模块转换该第一输出信号以及该第二输出信号成该处理信号后，通过该输出端输出该处理信号。

3.根据权利要求1所述的电路测试装置，其特征在于，该处理模块为一差动放大器，用以将该第一输出信号以及该第二输出信号进行差动放大，以产生该处理信号。

4.根据权利要求3所述的电路测试装置，其特征在于，该处理模块包括：

一放大器，其包括一正输入端、一负输入端以及一输出端，其负输入端耦接于该待测试元件的该第一输出端，其正输入端耦接于该待测试元件的该第二输出端，该放大器用以将该第一输出信号以及该第二输出信号进行放大，以产生该处理信号；以及

一第一电阻，耦接于该待测试元件的该第一输出端以及该放大器的该负输入端之间；

一第二电阻，耦接于该待测试元件的该第二输出端以及该放大器的该正输入端之间；

一第三电阻，耦接于该放大器的该输出端以及该负输入端之间；以及

一第四电阻，其一端耦接于该第二电阻以及该放大器的该正输入端之间，其另一端耦接于一接地端。

5.根据权利要求3所述的电路测试装置，其特征在于，该运算模块为一转换器，用以将交流信号模式的该处理信号转换为直流信号模式的该信号运算结果。

6.根据权利要求3所述的电路测试装置，其特征在于，该运算模块为一均方根-直流转换器。

7.根据权利要求1所述的电路测试装置，其特征在于，该电路测试装置为一逻辑测试机。

8.根据权利要求1所述的电路测试装置，其特征在于，该待测试元件为一集成电路。

9.根据权利要求1所述的电路测试装置，其特征在于，该量测模块以及该微处理器设置于一逻辑测试机内。

10.根据权利要求1所述的电路测试装置，其特征在于，该电路测试装置另包括一暂存器，耦接于该微处理器，用以储存该测试结果。

11.根据权利要求1所述的电路测试装置，其特征在于，该电路测试装置另包括一显示模块，用以显示该待测试元件的测试结果。

Images