CN103969263A - 基于高频光电导衰减法的少子寿命测试仪 - Google Patents

Abstract

基于高频光电导衰减法的少子寿命测试仪，适用于高校等科研单位和相关中小型公司测试硅片少子寿命的仪器，本发明为解决国外少子寿命测试仪对于国内的小型实验室和半导体厂商而言，过于昂贵的问题。本发明包括高频信号发生电路、样品台、光源同步控制电路、峰值检波电路、仪表放大电路、高速ADC采集模块和PC机；样品台上放置待测硅片，光源同步控制电路输出的光束照射在待测硅片上，样品台的一个极板连接高频信号发生电路的高频信号输出端，样品台的另一个极板连接峰值检波电路的输入端，峰值检波电路的输出端连接仪表放大电路的输入端，仪表放大电路的输出端与高速ADC采集模块的输入端，高速ADC采集模块的输出端连接PC机的输入端。

Description

基于高频光电导衰减法的少子寿命测试仪

技术领域

本发明适用于高校等科研单位和相关中小型公司测试硅片少子寿命的仪器。

背景技术

随着现在信息时代电子行业的飞速发展，集成电路生产厂商对半导体材料的质量有了更高的要求，少子寿命作为半导体材料的重要参数之一，其值的大小直接与半导体器件的性能相关。对半导体材料的少子寿命值进行测量，可以根据少子寿命值对半导体材料的性能进行评估，而且在半导体材料器件的生产过程中，可以在生产工艺中测量少子寿命值，对半导体器件的质量进行监控，进而优化生产工艺。因此，现在科研部门及半导体厂商对于少子寿命的测量也更加重视起来。

少子寿命的测试一直是国内外半导体行业十分重视的课题之一。我国半导体少子寿命的测量，从研究测试方法及设备到生产寿命测试仪器，已有近50年的历史，曾小批量生产过一些型号的高频光电导衰减寿命测试仪，产品各有优缺，但总体性能不佳。国外少子寿命测试仪已经发展的较为成熟，型号繁多，原理也多种多样，创新性很高，再结合计算机技术，控制操作简便，分析科学合理，适合于各种不同场合的少子寿命测试，但是，对于国内的小型实验室和半导体厂商而言，这些设备过于昂贵，性价比不高。

少子寿命测试的主要方法可以分为两大类，其中较为常用的是直接测试法，就是利用各类光源或脉冲注入，使半导体材料处于非平衡状态，然后通过测量半导体材料的电阻率的变化而测试出少子寿命值。另外一类是间接测量法，使用起来较为繁琐，使用者较少，就是使半导体材料处于两次不同的稳定状态，通过测量相关的物理参数，由两次测量的数据，经过理论计算，得出最后的少子寿命。

在国内外经常使用的较为成熟的技术中，直流光电导衰减法要求从硅单晶上切取长方形样品，并在其两端制作电极，很不方便。而采用高频光电导衰减法可以直接对大尺寸的硅单晶样品进行测试，并且不需要制作接触电极，也不会对单晶硅造成损伤，很好的弥补了直流光电导衰减法的不足之处。微波光电导衰减法不仅仅需要强光脉冲，还需要微波发生器，虽然测试也较为方便，但是其成本要远高于其他方法。准稳态光电导法是一种间接方法，因此还需要测量硅片样品的其它参数，才能通过数学推导计算，得出少子寿命值。因此，这种方法较为麻烦，而在实际应用中，测量参数有误差，用多个有误差的参数计算，会使结果相对于真实结果有较大的偏移，精度较差。正因如此，国内外大多采用高频光电导衰减法来测量少子寿命。

发明内容

本发明目的是为了解决目前国外少子寿命测试仪对于国内的小型实验室和半导体厂商而言，过于昂贵，性价比较低，国内的少子寿命测试仪精度不佳，以及高校缺乏相关设备的问题，提供了一种基于高频光电导衰减法的少子寿命测试仪。

本发明所述基于高频光电导衰减法的少子寿命测试仪，它包括高频信号发生电路、样品台、光源同步控制电路、峰值检波电路、仪表放大电路、高速ADC采集模块和PC机；

样品台上放置待测硅片，光源同步控制电路输出的光束照射在待测硅片上，样品台的一个极板连接高频信号发生电路的高频信号输出端，样品台的另一个极板连接峰值检波电路的输入端，峰值检波电路的输出端连接仪表放大电路的输入端，仪表放大电路的输出端与高速ADC采集模块的输入端，高速ADC采集模块的输出端连接PC机的输入端。

本发明的优点：本发明测量少子寿命值采用的原理是高频光电导衰减法，该方法技术成熟，成本低，测试精度较高，适合普通高校和中小企业测试，高速AD数据采集电路部分采用FPGA处理单元、高速AD数据采集芯片及USB高速数据通信，大大提高了系统灵敏性，减小了噪声干扰，降低了信号检测和处理电路的非线性，提高了少子寿命测试仪的性能，最终的数据处理由PC机处理完成，方便数据的整理及输出。

附图说明

图1是本发明所述基于高频光电导衰减法的少子寿命测试仪的原理框图；

图2是高频信号发生电路的具体电路图；

图3是样品台的具体结构及电路图；

图4是峰值检波电路的具体电路图；

图5是仪表放大电路的具体电路图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式所述基于高频光电导衰减法的少子寿命测试仪，它包括高频信号发生电路100、样品台101、光源同步控制电路102、峰值检波电路103、仪表放大电路104、高速ADC采集模块105和PC机106；

样品台101上放置待测硅片，光源同步控制电路102输出的光束照射在待测硅片上，样品台101的一个极板连接高频信号发生电路100的高频信号输出端，样品台101的另一个极板连接峰值检波电路103的输入端，峰值检波电路103的输出端连接仪表放大电路104的输入端，仪表放大电路104的输出端与高速ADC采集模块105的输入端，高速ADC采集模块105的输出端连接PC机106的输入端。

高频光电导衰减法的大概的原理：当能量大于待测硅片禁带宽度的光照射样品时，样品中激光产生非平衡电子和空穴。若样品中没有明显的陷阱效应，那么非平衡电子Δp和空穴Δn的浓度相等，它们的寿命也不相同，样品电导率的增加与少子浓度的关系为：

Δσ＝qμ_pΔp+qμ_nΔn

其中：q表示电子电荷，μ_p表示空穴的迁移率，μ_n表示电子的迁移率。当去掉光照，少子密度将按指数衰减，即：

$\mathrm{\Δp}\∝e^{-\frac{t}{\mathrm{\τ}}}$

τ表示少子寿命，表示光照消失后，非平衡少子在复合前平均存在的时间。

因此导致电导率：

$\mathrm{\Δ\σ}\∝e^{-\frac{t}{\mathrm{\τ}}}$

也按指数规律衰减。

高频信号发生电路100输出稳定的高频载波信号，加载在样品台101的高频载波信号输入端Vin2上，光源同步控制电路102控制光源以及改变光源的光强大小，光源同步控制电路102调节光强，控制光源瞬间放光，光照在样品台101的待测硅片上，待测硅片产生的信号经样品台101的信号输出端Vout2输出给峰值检波电路103。峰值检波电路103对待测硅片产生的信号进行检波、放大处理，将高频信号的幅值轮廓检出，形成电压包络信号，该电压包络信号被高速ADC采集模块105快速采集，并送至PC机106对电压信号采集数据进行去噪处理及分析，并输出待测硅片的少子寿命，一次少子寿命测试结束。

具体实施方式二：下面结合图2说明本实施方式，本实施方式对实施方式一作进一步说明，高频信号发生电路100包括有源晶振Y1、NPN三极管V1、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3、电容C4、电感L1和电感L2；

有源晶振Y1的1脚悬空，有源晶振Y1的2脚接地，有源晶振Y1的3脚连接电容C1的一端，电容C1的另一端同时连接电阻R1的一端、电阻R2的一端和NPN三极管V1的基极；有源晶振Y1的4脚连接电感L2的一端，电感L2的另一端、电阻R1的另一端、电感L1的一端和电容C2的一端同时连接电源VCC；

电感L1的另一端同时连接电容C2的另一端、电容C4的一端和NPN三极管V1的集电极，NPN三极管V1的发射极同时连接电阻R3的一端和电容C3的一端，电阻R3的另一端、电容C3的另一端和电阻R2的另一端同时接地；

电容C4的另一端作为高频信号发生电路100的输出端Vout1。

高频信号发生电路100由有源晶振Y1和谐振放大器组成，实现了有源晶振Y1信号幅值放大和噪声消除。

具体实施方式三：下面结合图3说明本实施方式，本实施方式对实施方式一或二作进一步说明，样品台101包括金属极板A、待测硅片B、金属极板C和滑动变阻器R4，金属极板A和金属极板C之间夹持待测硅片B，金属极板A和金属极板C的外表面均镀有无色有机薄膜；金属极板A作为样品台101的高频载波信号输入端Vin2，金属极板C作为样品台101的信号输出端Vout2，金属极板C还通过滑动变阻器R4接地。

在本实施方式中，将待测硅片放置在金属极板A、C之间，且金属极板A、C均镀有无色有机薄膜，实现了金属极板与待测硅片的隔离，避免了待测硅片被金属极板污染。其中滑动变阻器R4为取样电阻，调节其阻值用于匹配测量不同电阻率的半导体样品。样品台101的两块金属极板分别与高频信号发生电路100和峰值检波电路103相连。

具体实施方式四：下面结合图4说明本实施方式，本实施方式对实施方式一、二或三作进一步说明，峰值检波电路103包括运放OP1、运放OP2、电阻R5、电阻R6、电阻R7、电阻R8、电容C5、检波二极管D1和检波二极管D2；

电阻R5的一端作为峰值检波电路103的输入端Vin3，电阻R5的另一端连接运放OP1的同相输入端，运放OP1的反相输入端同时连接检波二极管D1的阳极和电阻R6的一端，检波二极管D1的阴极同时连接运放OP1的输出端和检波二极管D2的阳极，检波二极管D2的阴极同时连接电容C5的一端、电阻R7的一端和电阻R8的一端，电容C5的另一端和电阻R7的另一端同时接地；电阻R8的另一端连接运放OP2的同相输入端，运放OP2的反相输入端同时连接电阻R6的另一端和运放OP2的输出端，运放OP2的输出端作为峰值检波电路103的输出端Vout3。

峰值检波电路103由检波电路和跟随器反馈电路组成，实现对输入调幅信号的幅值解调。

具体实施方式五：下面结合图5说明本实施方式，本实施方式对实施方式一至四任一实施方式作进一步说明，仪表放大电路104包括运放OP3、运放OP4、运放OP5、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C6和电容C7；

运放OP3的同相输入端作为仪表放大电路104的输入端Vin4，运放OP3的反相输入端同时连接电容C6的一端、电阻R9的一端和电阻R10的一端；运放OP3的输出端同时连接电容C6的另一端、电阻R9的另一端和电阻R13的一端，电阻R13的另一端连接运放OP5的反相输入端；电阻R15并联在运放OP5的反相输入端和输出端之间；

电阻R10的另一端同时连接电阻R11的一端、电容C7的一端和运放OP4的反相输入端，运放OP4的同相输入端通过电阻R12接地；运放OP4的输出端同时连接电阻R11的另一端、电容C7的另一端和电阻R14的一端，电阻R14的另一端连接运放OP5的同相输入端；运放OP5的输出端作为仪表放大电路104的输出端Vout4。

仪表放大电路104由放大器和电阻电容网络组成，将经过峰值检波后的电压包络信号放大，具有高增益、高输入电阻和高共模抑制比等特点，提高测量精度。

具体实施方式六：本实施方式对实施方式一至五任一实施方式作进一步说明，高速ADC采集模块105包括高速ADC采集电路、FPGA和USB通讯电路，高速ADC采集电路的模拟信号输入端连接仪表放大电路104的输出端，高速ADC采集电路的数字信号输出端与FPGA的输入端相连，FPGA的输出端与USB通讯电路的输入端相连，USB通讯电路的输出端连接PC机106的输入端。

高速ADC采集模块105用来采集经仪表放大电路104输出的电压包络信号，此信号持续时间短，需要高速ADC采集。

高速ADC采集模块105采用FPGA处理单元、高速AD数据采集芯片及USB高速数据通信，大大提高了系统灵敏性，减小了噪声干扰，降低了信号检测和处理电路的非线性，提高了少子寿命测试仪的性能。

Claims (6)

1.基于高频光电导衰减法的少子寿命测试仪，其特征在于，它包括高频信号发生电路(100)、样品台(101)、光源同步控制电路(102)、峰值检波电路(103)、仪表放大电路(104)、高速ADC采集模块(105)和PC机(106)；

光源同步控制电路(102)的输出的光束照射在样品台(101)中的待测硅片上，样品台(101)的高频载波信号输入端连接高频信号发生电路(100)的高频信号输出端，样品台(101)的信号输出端连接峰值检波电路(103)的输入端，峰值检波电路(103)的输出端连接仪表放大电路(104)的输入端，仪表放大电路(104)的输出端与高速ADC采集模块(105)的输入端，高速ADC采集模块(105)的输出端连接PC机(106)的输入端，PC机(106)对接收的数据进行处理，获取样品台(101)中待测硅片的少子寿命。

2.根据权利要求1所述基于高频光电导衰减法的少子寿命测试仪，其特征在于，高频信号发生电路(100)包括有源晶振Y1、NPN三极管V1、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3、电容C4、电感L1和电感L2；

有源晶振Y1的1脚悬空，有源晶振Y1的2脚接地，有源晶振Y1的3脚连接电容C1的一端，电容C1的另一端同时连接电阻R1的一端、电阻R2的一端和NPN三极管V1的基极；有源晶振Y1的4脚连接电感L2的一端，电感L2的另一端、电阻R1的另一端、电感L1的一端和电容C2的一端同时连接电源VCC；

电感L1的另一端同时连接电容C2的另一端、电容C4的一端和NPN三极管V1的集电极，NPN三极管V1的发射极同时连接电阻R3的一端和电容C3的一端，电阻R3的另一端、电容C3的另一端和电阻R2的另一端同时接地；

电容C4的另一端作为高频信号发生电路(100)的输出端Vout1。

3.根据权利要求1所述基于高频光电导衰减法的少子寿命测试仪，其特征在于，样品台(101)包括金属极板A、待测硅片B、金属极板C和滑动变阻器R4，金属极板A和金属极板C之间夹持待测硅片B，金属极板A和金属极板C的外表面均镀有无色有机薄膜；金属极板A作为样品台(101)的高频载波信号输入端Vin2，金属极板C作为样品台(101)的信号输出端Vout2，金属极板C还通过滑动变阻器R4接地。

4.根据权利要求1所述基于高频光电导衰减法的少子寿命测试仪，其特征在于，峰值检波电路(103)包括运放OP1、运放OP2、电阻R5、电阻R6、电阻R7、电阻R8、电容C5、检波二极管D1和检波二极管D2；

电阻R5的一端作为峰值检波电路(103)的输入端Vin3，电阻R5的另一端连接运放OP1的同相输入端，运放OP1的反相输入端同时连接检波二极管D1的阳极和电阻R6的一端，检波二极管D1的阴极同时连接运放OP1的输出端和检波二极管D2的阳极，检波二极管D2的阴极同时连接电容C5的一端、电阻R7的一端和电阻R8的一端，电容C5的另一端和电阻R7的另一端同时接地；电阻R8的另一端连接运放OP2的同相输入端，运放OP2的反相输入端同时连接电阻R6的另一端和运放OP2的输出端，运放OP2的输出端作为峰值检波电路(103)的输出端Vout3。

5.根据权利要求1所述基于高频光电导衰减法的少子寿命测试仪，其特征在于，仪表放大电路(104)包括运放OP3、运放OP4、运放OP5、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C6和电容C7；

运放OP3的同相输入端作为仪表放大电路(104)的输入端Vin4，运放OP3的反相输入端同时连接电容C6的一端、电阻R9的一端和电阻R10的一端；运放OP3的输出端同时连接电容C6的另一端、电阻R9的另一端和电阻R13的一端，电阻R13的另一端连接运放OP5的反相输入端；电阻R15并联在运放OP5的反相输入端和输出端之间；

电阻R10的另一端同时连接电阻R11的一端、电容C7的一端和运放OP4的反相输入端，运放OP4的同相输入端通过电阻R12接地；运放OP4的输出端同时连接电阻R11的另一端、电容C7的另一端和电阻R14的一端，电阻R14的另一端连接运放OP5的同相输入端；运放OP5的输出端作为仪表放大电路(104)的输出端Vout4。

6.根据权利要求1所述基于高频光电导衰减法的少子寿命测试仪，其特征在于，高速ADC采集模块(105)包括高速ADC采集电路、FPGA和USB通讯电路，高速ADC采集电路的模拟信号输入端连接仪表放大电路(104)的输出端，高速ADC采集电路的数字信号输出端与FPGA的输入端相连，FPGA的输出端与USB通讯电路的输入端相连，USB通讯电路的输出端连接PC机(106)的输入端。