CN201194413Y - 一种时钟降抖动电路及数字高清电视 - Google Patents
一种时钟降抖动电路及数字高清电视 Download PDFInfo
- Publication number
- CN201194413Y CN201194413Y CNU2008200930602U CN200820093060U CN201194413Y CN 201194413 Y CN201194413 Y CN 201194413Y CN U2008200930602 U CNU2008200930602 U CN U2008200930602U CN 200820093060 U CN200820093060 U CN 200820093060U CN 201194413 Y CN201194413 Y CN 201194413Y
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- locked loop
- frequency
- falls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型适用于高清数字电视技术领域，旨在解决现有的技术方案物料成本高及产品的研发周期长的问题。本实用新型提供了一种时钟降抖动电路，包括一压控晶体振荡器，所述压控晶体振荡器的输出端连接一锁相环的输入端，所述锁相环的输出端连接一时钟降抖动芯片的一输入端，所述时钟降抖动芯片的另一输入端接输入时钟，所述时钟降抖动芯片一输出端连接所述压控晶体振荡器的输入端，另一输出端输出锁相环倍频后的低抖动时钟。通过本实用新型实施例可有效的降低了产品的物料成本，在开发过程中，较低频率的压控晶体振荡器需要物料的普通性也加速了产品研发周期，从而进一步降低了整体的产品成本。
Description
技术领域
本实用新型属于高清数字电视技术领域，尤其涉及一种时钟降抖动电路及采用该电路的数字高清电视。
背景技术
目前，随着数字高清电视的逐步普及，对数字高清电视节目的需求也越来越大。现有的对高清电视节目的编辑需要通过高清晰串行数字接口(HighDefinition Serial Digital Interface，HDSDI)来进行。该高清晰串行数字接口的接口速率为1.485Gbps，对于时钟的抖动要求很高，一般需小于134.7ps。由此如何使时钟的频率稳定是需要认真对待的。现有的处理方式如图1所示，一般使用一个74.25MHz的压控晶体振荡器(VCXO)1’和时钟降抖动芯片(DejitterChip)2’为时钟减低抖动以满足HDSDI的要求，获得干净时钟输出。其中74.25MHz的压控晶体振荡器1’输出干净低抖动时钟，而时钟降抖动芯片2’通过电压控制74.25MHz的压控晶体振荡器1’并跟踪视频时钟的频率及其相位，最后输出压控晶体振荡器1’的干净时钟。
但是，现有的技术方案需要如74.25Mhz这样高频且性能良好的压控晶体振荡器，由于74.25MHz的压控晶体振荡器生产成本高，国内厂商的工艺技术很少达到产品要求，造成产品的开发进程减慢，增加了物料成本及产品的研发周期。
实用新型内容
本实用新型的目的在于提供一种时钟降抖动电路，旨在解决现有的技术方案物料成本高及产品的研发周期长的问题。
本实用新型是这样实现的，一种时钟降抖动电路，包括一产生低抖动的低频率时钟的压控晶体振荡器，所述压控晶体振荡器的输出端连接一锁相环的输入端，所述锁相环将压控晶体振荡器输出的低抖动的低频率时钟倍频并输出，所述锁相环的输出端连接一时钟降抖动芯片的一输入端，所述时钟降抖动芯片的另一输入端接输入时钟，所述时钟降抖动芯片比较输入时钟及锁相环倍频后的低抖动时钟的频率及相位，所述时钟降抖动芯片一输出端连接所述压控晶体振荡器的输入端，另一输出端输出锁相环倍频后的低抖动时钟。
本实用新型的另一目的在于提供一种数字高清电视，包括一种时钟降抖动电路，所述时钟降抖动电路包括一产生低抖动的低频率时钟的压控晶体振荡器，所述压控晶体振荡器的输出端连接一锁相环的输入端，所述锁相环将压控晶体振荡器输出的低抖动的低频率时钟倍频并输出，所述锁相环的输出端连接一时钟降抖动芯片的一输入端，所述时钟降抖动芯片的另一输入端接输入时钟，所述时钟降抖动芯片比较输入时钟及锁相环倍频后的低抖动时钟的频率及相位，所述时钟降抖动芯片一输出端连接所述压控晶体振荡器的输入端，另一输出端输出锁相环倍频后的低抖动时钟。
通过利用较低频率的压控晶体振荡器，结合锁相环及时钟降抖动芯片有效的降低了输入时钟的时钟抖动，生成满足抖动要求的信号。通过本实用新型实施例可有效的降低了产品的物料成本，在开发过程中，较低频率的压控晶体振荡器需要物料的普通性也加速了产品研发周期，从而进一步降低了整体的产品成本。
附图说明
图1是现有技术提供的使用74.25MHz频率的VCXO为74.25MHz视频时钟降抖动的电路原理图。
图2是本实用新型提供的使用较低频率的VCXO为74.25MHz视频时钟降抖动的电路原理图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
本实用新型实施例通过利用较低频率的压控晶体振荡器，结合锁相环及时钟降抖动芯片有效的降低了输入时钟的时钟抖动，生成满足抖动要求的信号。
图2是本实用新型提供的使用较低频率的VCXO为74.25MHz视频时钟降抖动的电路原理图，现详述如下：所述时钟降抖动电路包括一产生低抖动的低频率时钟的压控晶体振荡器1、一将压控晶体振荡器1输出的低抖动的较低频率时钟倍频至74.25MHz的锁相环(phase lock loop，PLL)3及一比较输入时钟及锁相环3倍频后的低抖动时钟的频率及相位的时钟降抖动芯片2，所述时钟降抖动芯片2还可输出锁相环3倍频后的低抖动时钟。所述压控晶体振荡器1的输出端连接一锁相环3的输入端，所述锁相环3的输出端连接一时钟降抖动芯片2的一输入端，所述时钟降抖动芯片2的另一输入端接输入时钟，所述时钟降抖动芯片2一输出端连接所述压控晶体振荡器1的输入端，另一输出端输出锁相环3倍频后的低抖动时钟。该电路的工作过程如下描述：通过压控晶体振荡器1产生低抖动的较低频率的时钟，在本实施例中，频率可以为：14.85MHz、24.75MHz、及27MHz，压控晶体振荡器应该满足大于等于+/-50ppm的可牵引范围，RMS Jitter应该小于等于3ps；通过对锁相环3的设置将时钟倍频至74.25MHz，包括当压控晶体振荡器1的频率为27MHz时，将锁相环3的乘法因子为11，除法因子为4，即满足27*11/4＝74.25；当压控晶体振荡器1的频率为14.85MHz时，将锁相环3的乘法因子为5，除法因子为1，即满足14.85*5＝74.25；当压控晶体振荡器1的频率为24.75MHz时，将锁相环3的乘法因子为3，除法因子为1，即满足24.75*3＝74.25；该时钟降抖动芯片2比较输入时钟及锁相环3倍频后的低抖动时钟的频率及相位，然后将两个时钟的差值转化为电压量控制压控晶体振荡器1，直至视频时钟和锁相环3输出时钟的有一个固定的相位差值，最后时钟降抖动芯片2输出经锁相环3倍频后的干净时钟。在本实施例中，所述锁相环3和时钟降抖动芯片2可以集成为电路芯片。
通过利用较低频率的压控晶体振荡器，结合锁相环及时钟降抖动芯片有效的降低了输入74.25MHz的时钟抖动，生成满足抖动要求的HDSDI信号。通过本实用新型实施例可有效的降低了产品的物料成本，在开发过程中，较低频率的压控晶体振荡器需要物料的普通性也加速了产品研发周期，从而进一步降低了整体的产品成本。
本实用新型并不局限于输入视频时钟为74.25MHz的时钟降抖动电路，可以理解，任何通过利用较低频率的压控晶体振荡器，结合锁相环及时钟降抖动芯片降低了输入时钟的时钟抖动，生成满足抖动要求的信号均应包含在本实用新型的保护范围之内。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种时钟降抖动电路，其特征在于，包括一产生低抖动的低频率时钟的压控晶体振荡器，所述压控晶体振荡器的输出端连接一锁相环的输入端，所述锁相环将压控晶体振荡器输出的低抖动的低频率时钟倍频并输出，所述锁相环的输出端连接一时钟降抖动芯片的一输入端，所述时钟降抖动芯片的另一输入端接输入时钟，所述时钟降抖动芯片比较输入时钟及锁相环倍频后的低抖动时钟的频率及相位，所述时钟降抖动芯片一输出端连接所述压控晶体振荡器的输入端，另一输出端输出锁相环倍频后的低抖动时钟。
2.如权利要求1所述的时钟降抖动电路，其特征在于，所述输入时钟频率为74.25MHz。
3.如权利要求2所述的时钟降抖动电路，其特征在于，所述压控晶体振荡器的频率为27MHz，锁相环的乘法因子为11，除法因子为4，锁相环倍频后的低抖动时钟频率为74.25MHz。
4.如权利要求2所述的时钟降抖动电路，其特征在于，所述压控晶体振荡器的频率为14.85MHz，锁相环的乘法因子为5，除法因子为1，锁相环倍频后的低抖动时钟频率为74.25MHz。
5.如权利要求2所述的时钟降抖动电路，其特征在于，所述压控晶体振荡器的频率为24.75MHz，将锁相环的乘法因子为3，除法因子为1，锁相环倍频后的低抖动时钟频率为74.25MHz。
6.如权利要求1所述的时钟降抖动电路，其特征在于，所述锁相环和时钟降抖动芯片集成为电路芯片。
7.一种数字高清电视，其特征在于，包括一种时钟降抖动电路，所述时钟降抖动电路包括一产生低抖动的低频率时钟的压控晶体振荡器，所述压控晶体振荡器的输出端连接一锁相环的输入端，所述锁相环将压控晶体振荡器输出的低抖动的低频率时钟倍频并输出，所述锁相环的输出端连接一时钟降抖动芯片的一输入端，所述时钟降抖动芯片的另一输入端接输入时钟，所述时钟降抖动芯片比较输入时钟及锁相环倍频后的低抖动时钟的频率及相位，所述时钟降抖动芯片一输出端连接所述压控晶体振荡器的输入端，另一输出端输出锁相环倍频后的低抖动时钟。
8.如权利要求7所述的数字高清电视，其特征在于，所述输入时钟频率为74.25MHz。
9.如权利要求7所述的数字高清电视，其特征在于，所述锁相环和时钟降抖动芯片集成为电路芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200930602U CN201194413Y (zh) | 2008-03-27 | 2008-03-27 | 一种时钟降抖动电路及数字高清电视 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200930602U CN201194413Y (zh) | 2008-03-27 | 2008-03-27 | 一种时钟降抖动电路及数字高清电视 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201194413Y true CN201194413Y (zh) | 2009-02-11 |
Family
ID=40393945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008200930602U Expired - Fee Related CN201194413Y (zh) | 2008-03-27 | 2008-03-27 | 一种时钟降抖动电路及数字高清电视 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201194413Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104378562A (zh) * | 2014-12-01 | 2015-02-25 | 重庆洪深现代视声技术有限公司 | 电视信号发生器 |
| CN104469206A (zh) * | 2014-12-01 | 2015-03-25 | 重庆洪深现代视声技术有限公司 | 时钟信号处理装置、电视信号发生器 |
| CN109256072A (zh) * | 2018-09-19 | 2019-01-22 | 昆山龙腾光电有限公司 | 显示装置的点灯测试系统 |
-
2008
- 2008-03-27 CN CNU2008200930602U patent/CN201194413Y/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104378562A (zh) * | 2014-12-01 | 2015-02-25 | 重庆洪深现代视声技术有限公司 | 电视信号发生器 |
| CN104469206A (zh) * | 2014-12-01 | 2015-03-25 | 重庆洪深现代视声技术有限公司 | 时钟信号处理装置、电视信号发生器 |
| CN104378562B (zh) * | 2014-12-01 | 2018-05-04 | 重庆洪深现代视声技术有限公司 | 电视信号发生器 |
| CN109256072A (zh) * | 2018-09-19 | 2019-01-22 | 昆山龙腾光电有限公司 | 显示装置的点灯测试系统 |
| CN109256072B (zh) * | 2018-09-19 | 2022-03-25 | 昆山龙腾光电股份有限公司 | 显示装置的点灯测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101277178B (zh) | 数据与时脉恢复电路与栅式数字控制振荡器 | |
| US8355081B2 (en) | Digital display control device and method thereof | |
| CN201194413Y (zh) | 一种时钟降抖动电路及数字高清电视 | |
| CN102446483A (zh) | 信号传输系统以及信号传输方法 | |
| US7683972B2 (en) | Video signal processing apparatus which generates plural clocks and performing video signal processing using the plural clocks | |
| US20100246736A1 (en) | Clock recovery from data streams containing embedded reference clock values | |
| JP2012044446A (ja) | クロックデータリカバリ回路 | |
| CN101431602B (zh) | 信号处理设备 | |
| CN201774613U (zh) | Rgb模拟视频信号采集系统 | |
| US8233092B2 (en) | Video signal processing device | |
| US8208761B2 (en) | Image format conversion system | |
| TW201517611A (zh) | 像素時脈產生電路與方法 | |
| Xiu | A flying-adder PLL technique enabling novel approaches for video/graphic applications | |
| US20080085124A1 (en) | Clock generation with minimum number of crystals in a multimedia system | |
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| CN1737899A (zh) | 图像信号处理装置和相位同步方法 | |
| US7102690B2 (en) | Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal | |
| KR101105129B1 (ko) | 고정 레이트 샘플링 모드에서 동기식 샘플링 설계를사용하기 위한 방법 | |
| KR102101835B1 (ko) | 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법 | |
| CN207884668U (zh) | 一种机顶盒频道滤波和载波恢复电路 | |
| CN104469206A (zh) | 时钟信号处理装置、电视信号发生器 | |
| CN204217045U (zh) | 时钟信号处理装置、电视信号发生器 | |
| US9883082B2 (en) | Timing based corrector for video | |
| CN205336378U (zh) | 一种同步锁相接收解码器 | |
| US5771076A (en) | Device for generating a vertical synchronizing signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20150327 |
|
| EXPY | Termination of patent right or utility model |