CN201118868Y - 数字集群系统同步时钟 - Google Patents

数字集群系统同步时钟 Download PDF

Info

Publication number
CN201118868Y
CN201118868Y CNU200720122465XU CN200720122465U CN201118868Y CN 201118868 Y CN201118868 Y CN 201118868Y CN U200720122465X U CNU200720122465X U CN U200720122465XU CN 200720122465 U CN200720122465 U CN 200720122465U CN 201118868 Y CN201118868 Y CN 201118868Y
Authority
CN
China
Prior art keywords
clock
signal
source
module
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU200720122465XU
Other languages
English (en)
Inventor
付文良
张宗军
马明
刘勇斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastern Communication Co Ltd
Original Assignee
Shenzhen Hadaxun Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hadaxun Communication Technology Co Ltd filed Critical Shenzhen Hadaxun Communication Technology Co Ltd
Priority to CNU200720122465XU priority Critical patent/CN201118868Y/zh
Application granted granted Critical
Publication of CN201118868Y publication Critical patent/CN201118868Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本实用新型公开了一种数字集群系统同步时钟，其特征包括信号源输入部件，用于实现信号转换控制处理并得到同步时钟源的信号源转换处理部件，和信号输出处理部件；信号源转换处理部件联接于信号源输入部件和信号输出处理部件之间；时钟信号输出部件包括射模块输出端、和用于输出同步时钟源提供给信号处理器件及时钟处理模块的频率转换处理模块。本实用新型的有益效果是：可为数字集群基站子系统提供多样化的同步时钟输出，可靠性高；可以采用多种形式的时钟参考源；与维护操作模块联接，便于维护操作和/或设定。

Description

数字集群系统同步时钟
技术领域
本实用新型涉及一种电子装置，具体地说是提供一种数字集群通信系统的同步时钟，时钟信号包括射频参考时钟、基带系统参考时钟、比特时钟、帧时钟、时隙时钟、半时隙时钟、符号时钟、帧计数、多帧计数等信号。
背景技术
随着集群基站子系统的数字化技术发展，越来越多的数字化部件应用于集群基站及其网络的使用中，然而这些具有网络协同、共享信息资源等特点的数字化集群基站需要统一的参考时钟，这样系统的射频、基带等部分必须通过同一个参考时钟得到自己需要的时钟。为此设计一个同步时钟单元来满足要求，时钟单元功能为整个基站系统提供同源时钟。
实用新型内容
本实用新型的目的在于为克服现有技术的不足而提供一种数字集群通信系统的同步时钟，为数字集群基站系统提供统一的参考时钟。
本实用新型的技术解决方案为：一种数字集群系统同步时钟，其特征包括用于实现多种信号源选择输入方式的信号源输入部件，用于实现信号转换控制处理并得到同源的不同频率同步时钟源的信号源转换处理部件，和信号输出处理部件；信号源转换处理部件联接于信号源输入部件和信号输出处理部件之间；时钟信号输出部件包括射模块输出端、和用于输出同步时钟源提供给信号处理器件及时钟处理模块的频率转换处理模块。
本实用新型的进一步技术解决方案为：所述的信号源输入部件包括本地时钟参考时钟源和GPS模块产生参考时钟源，和/或其它参考源信号。
本实用新型的进一步技术解决方案为：所述的频率转换处理模块包括处理芯片、工作电源、IC控制模块和低通滤波器，工作电源与处理芯片、IC控制模块联接，处理芯片联接信号源转换处理部件并接收其同步时钟源，IC控制模块与处理芯片联接，低通滤波器联接处理芯片并将其信号送至信号处理器件及时钟处理模块。
本实用新型的进一步技术解决方案为：所述的时钟处理模块包括CPU处理器、FPGA分频控制器、时钟参考源时钟校正模块和帧号产生电路，所述的CPU处理器与维护操作模块(OMU板)之间信息传送。
与现有技术相比，本实用新型的有益效果是：可为数字集群基站子系统提供多样化的同步时钟输出，可靠性高；可以采用多种形式的时钟参考源；与维护操作模块联接，便于维护操作和/或设定。
下面结合附图和具体实施例对本实用新型作进一步描述。
附图说明
图1是本实用新型数字集群系统同步时钟具体实施例结构框图；
图2是本实用新型数字集群系统同步时钟具体实施例信号处理输出结构框图；
图3是本实用新型具体实施例频率转换处理模块结构框图；
图4是本实用新型具体实施例时钟处理模块结构框图；
具体实施方式
为了更充分理解本实用新型的技术内容，下面结合附图和具体实施例对本实用新型的技术方案进一步介绍和说明。
如图1至图4所示，本实用新型一种数字集群系统同步时钟，包括信号源输入部件1，用于实现信号转换控制处理并得到同步时钟源的信号源转换处理部件2，和信号输出处理部件3；信号源转换处理部件2联接于信号源输入部1件和信号输出处理部件3之间；时钟信号输出部件3包括射频模块输出端31，和用于输出同步时钟源提供给信号处理器件33及时钟处理模块34的频率转换处理模块32。信号源输入部件1包括本地时钟参考时钟源11和GPS模块产生参考时钟源12，和/或其它参考源信号13。频率转换处理模块32包括处理芯片(本实施例采有AD9852集成芯片)321、工作电源322、IC控制模块323和低通滤波器(LPF)324，工作电源322与处理芯片(AD9852)321、IC控制模块323联接，处理芯片(AD9852)321联接信号源转换处理部件2并接收其同步时钟源，IC控制模块323与处理芯片(AD9852)321联接，低通滤波器(LPF)324联接处理芯片(AD9852)321并将其信号送至信号处理器件33及时钟处理模块34。时钟处理模块34包括CPU处理器341、FPGA分频控制器342、时钟参考源时钟校正模块343和帧号产生电路344，所述的CPU处理器与维护操作模块(OMU板)345之间信息传送。
下面对本实用新型的具体实施例的详细部件做一下详细说明。本实施例选用了AD9852AST芯片；
AD9852AST时钟频率为200MHz，近端杂散抑制优于-80dBc，远端优于-48dBc，相位噪声为-148dBc/Hz@10kHz，频率跳变速度为130ns，频率分辨率为1μHz。
AD9852主要由48位的频率寄存器、48位相位累加器、正(余)弦查询表(带正交输出)、幅度调制寄存器、乘法器和12位D/A转换器构成。
AD9852可以实现单频、FSK、Chirp、FM Chirp、BPSK等多种输出形式。用其中的Chirp模式和FSK模式可以方便地实现跳频功能，满足高精跳频系统的要求。使用时只要初始化DDS，设定跳频持续时间和跳频间隔时间即可实现自动跳频。
由于AD9852是目前市场上性价比较高的DDS器件之一，而且AD9852具有线性调频功能，可以方便实现频率的跳变。所以在需高精跳频系统中最终采用了AD9852芯片。
利用一片AD9852处理芯片及简单的外围电路实现时钟处理模块的结构框图如图4所示。
时钟信号处理模块通过处理器的控制处理以及FPGA分频控制输出时隙时钟/帧计数和多帧计数等信号；FPGA主要完成算法实现、逻辑控制和部分I/O操作等工作。其中处理器CPU还可产生15同步复位时钟。
FPGA的分频计数相关参数：
FPGA通过对输入的参考系统时钟进行分频，得到位时钟、帧时钟、时隙时钟、半时隙时钟、符号时钟、帧计数以及多帧计数信号
◆配置处理器DDS，产生精确的10.00MHz输出时钟。
◆产生系统同步复位信号。
◆接收并处理来自OMU板的操作维护命令。
以上所述从具体实施例的角度对本实用新型的技术内容进一步地披露，其目的在于让大家更容易了解本实用新型的技术内容，但不代表本实用新型的实施方式和权利保护局限于此，本实用新型的权利保护范围应于本实用新型的权利要求书为准。

Claims (4)

1.一种数字集群系统同步时钟，其特征包括信号源输入部件，用于实现信号转换控制处理并得到同步时钟源的信号源转换处理部件，和信号输出处理部件；信号源转换处理部件联接于信号源输入部件和信号输出处理部件之间；时钟信号输出部件包括射模块输出端、和用于输出同步时钟源提供给信号处理器件及时钟处理模块的频率转换处理模块。
2.根据权利要求1所述的一种数字集群系统同步时钟，其特征在于所述的信号源输入部件包括本地时钟参考时钟源和GPS模块产生参考时钟源，和/或其它参考源信号。
3.根据权利要求1或2所述的一种数集群同步时钟，其特征在于所述的频率转换处理模块包括处理芯片、工作电源、IC控制模块和低通滤波器，工作电源与处理芯片、IC控制模块联接，处理芯片联接信号源转换处理部件并接收其同步时钟源，IC控制模块与处理芯片联接，低通滤波器联接处理芯片(AD9852)并将其信号送至信号处理器件及时钟处理模块。
4.根据权利要求1或2所述的一种数集群同步时钟，其特征在于所述的时钟处理模块包括CPU处理器、FPGA分频控制器、时钟参考源时钟校正模块和帧号产生电路，所述的CPU处理器与维护操作模块联接并交换信息。
CNU200720122465XU 2007-08-24 2007-08-24 数字集群系统同步时钟 Expired - Lifetime CN201118868Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU200720122465XU CN201118868Y (zh) 2007-08-24 2007-08-24 数字集群系统同步时钟

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU200720122465XU CN201118868Y (zh) 2007-08-24 2007-08-24 数字集群系统同步时钟

Publications (1)

Publication Number Publication Date
CN201118868Y true CN201118868Y (zh) 2008-09-17

Family

ID=39993469

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU200720122465XU Expired - Lifetime CN201118868Y (zh) 2007-08-24 2007-08-24 数字集群系统同步时钟

Country Status (1)

Country Link
CN (1) CN201118868Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346852A (zh) * 2013-05-29 2013-10-09 江汉大学 一种提供基准时钟信号的装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346852A (zh) * 2013-05-29 2013-10-09 江汉大学 一种提供基准时钟信号的装置
CN103346852B (zh) * 2013-05-29 2016-01-20 江汉大学 一种提供基准时钟信号的装置

Similar Documents

Publication Publication Date Title
CN102386946B (zh) 一种数据传输快速跳频电台
CN103576168A (zh) 一种北斗卫星信号模拟器及其实现方法
CN204883261U (zh) 多载波干扰信号发生器
CN105223558A (zh) 一种超宽带任意波形信号产生方法
CN102740430B (zh) 无数据指示列表信令时间同步通信装置和方法
CN103647529A (zh) 一种多模信号发生装置及其信号发生方法
US6118314A (en) Circuit assembly and method of synchronizing plural circuits
CN107104670A (zh) 基于单脉冲触发pll时基的多板卡同步采集方法
CN203466824U (zh) 一种复杂电磁环境干扰信号模拟器
CN201118868Y (zh) 数字集群系统同步时钟
CN102386894B (zh) 基于pxi总线的矢量信号源插卡式结构模块
CN202334461U (zh) 基于pxi总线的矢量信号源插卡式结构模块
CN207382314U (zh) 一种数字usb应答机
CN104320156B (zh) 一种脉冲无线电超宽带模块
CN1913393B (zh) 实现时分双工系统全网基站同步的方法及装置
CN208689465U (zh) 一种高精度频率合成器
CN103269222B (zh) 可变码元速率矢量信号的实现方法及装置
CN100401657C (zh) 基于ip的个人手持机系统中实现网络同步的装置
CN206440829U (zh) 一种小型化卫星导航信号生成板卡
CN101795154B (zh) 用于传输数据的方法和设备
CN205945699U (zh) 一种gnss高精度授时/守时装置
CN104426557A (zh) 一种高速跳频发射机
CN2462618Y (zh) 一种扩跳频信号调制解调器
CN205304794U (zh) 一种ds/fh混合扩频技术的通信系统
CN104410409A (zh) 一种自适应的多时钟产生装置及方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: EAST COMMUNICATION CO., LTD.

Free format text: FORMER OWNER: SHENZHEN HADAXUN TELECOM TECHNOLOGIES CO., LTD.

Effective date: 20090522

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090522

Address after: 398, Xihu District, Hangzhou, Zhejiang, Wensanlu Road: 310012

Patentee after: Dongfang Communication Co., Ltd.

Address before: Building 6, building H-2, industrial zone, Chengdong Town, overseas Chinese, Shenzhen, Guangdong, Nanshan District Province, 518053

Patentee before: Shenzhen Hadaxun Communication Technology Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20080917

CX01 Expiry of patent term