CN201117295Y - 一种数据采样/保持电路 - Google Patents
一种数据采样/保持电路 Download PDFInfo
- Publication number
- CN201117295Y CN201117295Y CNU2007201758784U CN200720175878U CN201117295Y CN 201117295 Y CN201117295 Y CN 201117295Y CN U2007201758784 U CNU2007201758784 U CN U2007201758784U CN 200720175878 U CN200720175878 U CN 200720175878U CN 201117295 Y CN201117295 Y CN 201117295Y
- Authority
- CN
- China
- Prior art keywords
- sampling
- analog switch
- data sampling
- holding circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本实用新型公开一种数据采样/保持电路，包括第一模拟开关和采样电容，第一模拟开关具有一输入端、一输出端和一控制端，所述采样电容的下极板与第一模拟开关的输出端连接，其特征在于该数据采样/保持电路还包括第二模拟开关，第二模拟开关具有一输入端、一输出端和一控制端，第二模拟开关的输出端与所述采样电容的上极板连接形成采样输出端。本实用新型的有益效果在于：通过采样电容下极板对采样输入信号进行数据采集，减小了时钟溃通和电荷注入效应对采样输出的影响，同时避免了寄生电容对电路的影响。
Description
技术领域
本实用新型涉及集成电路领域的一种数据采样/保持电路。
背景技术
数据采样/保持电路是用在模拟/数字(A/D)转换系统中的一种电路，作用是采集模拟输入信号在某一时刻的瞬时值，并在模数转换器进行转换期间保持输出电压不变，以供模数转换。
在CMOS工艺中，简单的采样/保持电路是由一个MOS管和一个电容组成的。如图1，当Vg为高电平时，NMOS管导通(NMOS管相当于一个线性电阻)，于是输出Vout跟随输入Vin变化；当Vg为低电平时，NMOS管截止，于是输出和输入被隔开，电容上保存了NMOS截止前一瞬间的输入信号Vout1。
实际应用中，图1中的电路不足之处是：当NMOS管关断时，时钟溃通和电荷注入效应会对输出产生影响，同时由于是对电容上极板采样，电路对寄生电容敏感。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种数据采样/保持电路，以减小时钟溃通和电荷注入效应对采样输出的影响。
为实现上述目的，本实用新型采用的技术方案如下：
一种数据采样/保持电路，包括第一模拟开关和采样电容，第一模拟开关具有一输入端、一输出端和一控制端，所述采样电容的下极板与第一模拟开关的输出端连接，其特征在于该数据采样/保持电路还包括第二模拟开关，第二模拟开关具有一输入端、一输出端和一控制端，第二模拟开关的输出端与所述采样电容的上极板连接形成采样输出端。
所述第一模拟开关的控制端接第一采样控制信号，其输入端接采样输入信号。
所述第二模拟开关的控制端接第二采样控制信号，其输入端接地。
所述第一、第二模拟开关分别采用第一、第二晶体管，两个晶体管具有第一、第二和第三电极，所述第一、第二和第三电极分别对应模拟开关的控制端、输入端和输出端。
所述第一、第二晶体管为第一、第二NMOS管，所述第一、第二和第三电极分别为栅极、源极和漏极。
所述第一NMOS管的栅极接第一采样控制信号，其源极接采样输入信号，所述第二NMOS管的栅极接第二采样控制信号，其源极接地，第一采样控制信号的下降沿迟于第二采样控制信号的下降沿。
本实用新型突破传统方法，提供一种对采样电容下极板进行采样的数据采样/保持电路。通过一个模拟开关控制采样输入信号和采样电容下极板的连接和断开，通过另一个模拟开关控制采样电容上极板和接地端之间的连接和断开，采用不同的采样控制信号按一定的控制时序控制两个模拟开关的通断，实现数据的采样和保持。
本实用新型的有益效果在于：
通过采样电容下极板对采样输入信号进行数据采集，减小了时钟溃通和电荷注入效应对采样输出的影响，同时避免了寄生电容对电路的影响。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步的阐述。
附图1为传统的数据采样/保持电路原理图及其简单时序图；
附图2为本实用新型的数据采样/保持电路原理图及其简单时序图；
附图3为本实用新型的应用实例的电路结构图；
附图4为本实用新型的应用实例的分部等效电路图。
具体实施方式
如图2(a)所示，一种数据采样/保持电路，包括第一NMOS管Ma、采样电容C、第二NMOS管Mb。第一NMOS管Ma的源极和采样输入信号Vin连接，其漏极与采样电容C的下极板连接。采样电容C的上极板连接第二NMOS管Mb的漏极形成采样输出端A，第二NMOS管Mb的源极接地。第一NMOS管Ma的栅极受第一采样控制信号Φ控制，第二NMOS管Mb的栅极受第二采样控制信号Φb控制，第一采样控制信号Φ和第二采样控制信号Φb的时序见图2(b)。
电路的数据采样/保持原理如下：
先将采样控制信号Φ和Φb设置为高电平，第一NMOS管Ma和第二NMOS管Mb导通，采样电容C的上极板即采样输出端A接地，采样输入信号Vin输入到采样电容C的下极板，采样电容C两极板间的电压Vout随着采样输入电压Vin作相应变化。然后第二采样控制信号Φb由高变低，这时第二NMOS管Mb截止，采样电容C的上极板和地之间的通路被截断，采样电容C极板上的电荷也因此失去放电回路。此时采样电容C极板上保存的电荷为Q＝CVin。此后，无论电容下极板的电压如何变化，采样电容C两极板间的电压差ΔV始终保持不变。延迟一段时间后，第一采样控制信号Φ变为低电平，第一NMOS管Ma关断，采样电容C上极板电压为Vout＝Vin1+ΔV，其中Vin1为第一NMOS管Ma关断瞬间采样输入信号的电压值。从图2中可以看出，当第一NMOS管Ma关断后，即使其沟道内有电荷注入到电容上，采样电容C的上极板即采样输出端A的电压Vout＝Vin1+ΔV始终不变，因此减小了电荷注入效应对采样输出电压值的影响，同时避免了寄生电容对电路的影响。
下面介绍本实用新型具体的一种应用实例。
应用实例以本实用新型所述的数据采样/保持方法及其电路为基础，加上单位增益缓冲器，可以构成单位增益采样器。单位增益采样器最大的优点是电荷注入与输入无关。同时，衬底耦合噪声既可以看作是采样器的采样/保持电路的采样输入电压(在采样阶段时)，也可以看作是采样器的采样输出电压(在保持阶段时)。由于在任一阶段，采样器都直接控制着该电压，因此有效抑制了衬底耦合噪声对电路性能的影响。以该单位增益采样器为基础，可以实现了一个8位的逐次逼近型模数转换器电路。
电路结构图如图3所示，图3中N＝8。
采样电容阵列中九个采样电容的上极板均与一比较器的负相输入端连接，下极板通过选择开关可以与采样输入信号Vin或接地端连接(选择开关闭合时，下极板和采样输入信号Vin连接，选择开关断开时，下极板和接地端连接)。比较器的正相输入端接地。一复位开关连接在比较器的负相输入端和输出端之间。比较器的输出端还与模块逐次逼近寄存器SAR连接。
在数据采样/保持阶段，首先闭合复位开关，使比较器负相输入端虚地，采样电容阵列放电，执行该操作可使模数转换器实现自动失调抑制。这是因为当复位开关闭合时，比较器构成了一个单位增益缓冲器，采样电容阵列被充电到比较器的失调电压Vos。这要求比较器必须有稳定的单位增益，复位阶段必须进行内部补偿。接着，闭合选择开关，采样输入信号Vin经采样电容下极板采样进入采样电容阵列。此时复位开关仍然闭合，采样电容的上极板虚地，等效电路见图4(a)。然后，断开复位开关，再断开选择开关，此时采样电容的下极板接地，上极板的电压变为(Vos-Vin)，完成了数据采样/保持过程，等效电路见4(b)。
模数转换过程开始时，将最高位(2N-1)采样电容的下极板接参考电压Vref，见图4(c)，比较器的输出就是DN-1。在模块逐次逼近寄存器SAR的作用下，如果比较器输出为高，则最高有效位(MSB)的采样电容下极板一直接Vref；如果比较器输出为低，则最高有效位(MSB)的采样电容下极板接地。采样电容阵列的上极板电压Vtop变为：
Vtop＝-Vin+Vos+DN-1·Vref/2
以相同方式测试下一有效位(2N-2)的采样电容，如图4(d)。测试该采样电容后，采样电容阵列上极板电压Vtop变为：
Vtop＝-Vin+Vos+DN-1·Vref/2+DN-2·Vref/4
余下的采样电容继续按相同的方法转换，直到采样电容阵列上极板电压Vtop收敛到失调电压值Vos(需满足转换器的分辨率要求)，这时：
Vtop＝-Vin+Vos+DN-1·Vref/2+DN-2·Vref/4+…+D1·Vref/2N-2
+D0·Vref/2N-1≈Vos
注意到，初始采样电容阵列的电荷被再分配到那些下极板接Vref的采样电容上。
附图3中采样输入信号Vin处的选择开关和比较器输入、输出端之间的复位开关分别对应图2中的第一NMOS管Ma和第二NMOS管Mb，只要合理选择控制时钟时序，先断开复位开关使采样电容上极板和地断开连接，然后再断开选择开关使电容下极板和采样输入信号Vin断开连接，就能有效地减小电荷注入对采样输出的影响。
尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。
Claims (6)
1.一种数据采样/保持电路，包括第一模拟开关和采样电容，第一模拟开关具有一输入端、一输出端和一控制端，所述采样电容的下极板与第一模拟开关的输出端连接，其特征在于该数据采样/保持电路还包括第二模拟开关，第二模拟开关具有一输入端、一输出端和一控制端，第二模拟开关的输出端与所述采样电容的上极板连接形成采样输出端。
2.如权利要求1所述的数据采样/保持电路，其特征在于所述第一模拟开关的控制端接第一采样控制信号，其输入端接采样输入信号。
3.如权利要求1所述的数据采样/保持电路，其特征在于所述第二模拟开关的控制端接第二采样控制信号，其输入端接地。
4.如权利要求1所述的数据采样/保持电路，其特征在于所述第一、第二模拟开关分别采用第一、第二晶体管，两个晶体管具有第一、第二和第三电极，所述第一、第二和第三电极分别对应模拟开关的控制端、输入端和输出端。
5.如权利要求4所述的数据采样/保持电路，其特征在于所述第一、第二晶体管为第一、第二NMOS管，所述第一、第二和第三电极分别为栅极、源极和漏极。
6.如权利要求5所述的数据采样/保持电路，其特征在于所述第一NMOS管的栅极接第一采样控制信号，其源极接采样输入信号，所述第二NMOS管的栅极接第二采样控制信号，其源极接地，第一采样控制信号的下降沿迟于第二采样控制信号的下降沿。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201758784U CN201117295Y (zh) | 2007-09-14 | 2007-09-14 | 一种数据采样/保持电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201758784U CN201117295Y (zh) | 2007-09-14 | 2007-09-14 | 一种数据采样/保持电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201117295Y true CN201117295Y (zh) | 2008-09-17 |
Family
ID=39991873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007201758784U Expired - Fee Related CN201117295Y (zh) | 2007-09-14 | 2007-09-14 | 一种数据采样/保持电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201117295Y (zh) |
-
2007
- 2007-09-14 CN CNU2007201758784U patent/CN201117295Y/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102761337B (zh) | 跟踪系统与对输入信号执行跟踪操作的方法 | |
| CN105897272B (zh) | 逐步逼近式模拟数字转换器及其控制方法 | |
| US20210391870A1 (en) | High-speed digital logic circuit for sar_adc and sampling adjustment method | |
| CN101123122A (zh) | 一种数据采样/保持方法及其电路 | |
| CN105119604A (zh) | 一种适用于低电源电压模数转换器采样的自举开关电路 | |
| CN109639282A (zh) | 一种单端输入的低功耗同步寄存器型逐次逼近adc | |
| CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
| CN112671382B (zh) | 一种栅压自举开关电路 | |
| CN102088282A (zh) | 具有开关本体伪单元的开关本体pmos开关 | |
| CN111900986A (zh) | 一种跟随保持开关电路 | |
| CN203708221U (zh) | 用于逐次逼近型模数转换器前端的宽带采样保持电路 | |
| CN101806630B (zh) | 一种基于弛豫铁电单晶热释电探测器的读出电路 | |
| CN110690884B (zh) | 一种采用cmos传输门的栅压自举开关电路 | |
| CN102571091B (zh) | 一种模数转换器及电子设备 | |
| CN105245229B (zh) | 用于单斜adc的高线性度电压-时间转换方法及转换器 | |
| CN103279162B (zh) | 基于流水线adc的低功耗基准电压缓冲器 | |
| CN201117295Y (zh) | 一种数据采样/保持电路 | |
| CN101546998B (zh) | 一种高精度栅源跟随采样开关 | |
| CN102291116B (zh) | 翻转式采样保持电路 | |
| CN115987267A (zh) | 一种高线性度采样开关电路 | |
| CN214756299U (zh) | 一种12位差分sar adc | |
| CN115550581A (zh) | 一种像素列读出电路及图像传感器 | |
| CN101197193A (zh) | 一种采样/保持电路装置 | |
| CN107888192A (zh) | 一种提升模数转换器中动态开关线性度的电路 | |
| CN210405273U (zh) | 模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUZHOU CHINA-CHIP MICROELECTRONICS CO., LTD. Free format text: FORMER NAME: SUZHOU HUAXIN MICRO-ELECTRONICS CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: 215011 No. 198 Xiangyang Road, hi tech Zone, Jiangsu, Suzhou Patentee after: Suzhou Huaxin Microelectronics Co., Ltd. Address before: 215011 No. 625 Binhe Road, New District, Jiangsu, Suzhou Patentee before: Suzhou HuaXin Micro-electronics Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20130914 |