CN201029021Y - 正电源上电缓启动的电路 - Google Patents

Abstract

本实用新型提供一种正电源上电缓启动的电路，该电路包括：相互串联的电容C1和第一电阻R1，连接在电源和地之间；PMOS管，其源极与正电源的输入端相连，漏极与输出端相连，以及栅极连接在电容C1与第一电阻R1的连接点上；反馈电容C2，并联在PMOS管的漏极和栅极之间；其中，反馈电容C2的电容值远大于PMOS管的漏极和栅极之间的寄生电容C_gd；二极管D1，该二极管D1的阴极连接在PMOS管的栅极以及二极管D1的阳极连接在电容C1与第一电阻R1的连接点之间；以及第二电阻R2，串接在PMOS管的栅极和地之间。本实用新型能在产品开发过程中精确地计算电源上电冲击电流的大小，避免误选电源保险管、减小冲击电流以及提高产品的可靠性。

Description

正电源上电缓启动的电路

技术领域

本发明涉及电子领域的电源技术，特别涉及一种正电源上电缓启动的电路。

背景技术

近年来，各种便携式电子产品发展迅猛，特别是手持式计算机、移动通信装置、视频或音频产品、照相机、医疗仪器及测试仪器等发展更为神速，而这些电子产品都需要低压正电源例如5V、12V等电源供电。

然而正电源的上电过程中，会产生很大的冲击电流，即在负载上电过程中建立正常工作电压从输入端所吸收的瞬间电流，该冲击电流过大将引起产品发生故障，因此需要缓启动电路控制低压正电源的上电速度。

目前业界普遍使用P沟道MOS管(P沟道金属氧化物半导体场效应晶体管)来设计缓启动电路，并且该缓启动电路是利用电阻、电容充电原理控制P沟道MOS管栅极，达到缓慢开启P沟道MOS管的目的。

请参阅图1，图1为一种现有技术使用的正电源上电缓启动的电路。如图所示，这种正电源上电缓启动的电路包括：电容C1，其一端与正电源的输入端相连；第一电阻R1，其一端与电容C1的另一端相连，另一端接地；P沟道MOS管，其源极与正电源的输入端相连，漏极与输出端相连，以及栅极连接在电容C1与第一电阻R1的连接点上。

在电源上电时，正电源从输入端输入Vin为5V或12V等的正电源电压，开始时，正电源先通过第一电阻R1对电容C1充电，当C1两端电压达到PMOS管阈值电平V_GS(th)时，PMOS开始导通，输出端开始有电压V_out输出。

假设在图1中的电路在输入电压Vin＝12V，R1＝10KΩ，C1＝1uF，负载电容为400uF条件下，测试出的正电源上电缓启动电路的输出电压和电流波形图如图2所示；从图2可以看出，由于采用R1C1充电电路来控制MOS管栅极，P沟道MOS管的V_gs电压上升速度由R1C1充电速度控制，而R1C1充电曲线不是线性的，导致V_gs变化也是非线性的，使P沟道MOS管的输出电压V_out的上电输出曲线也是非线性的；并且上电速度比较快，该电路启动时冲击电流很大；如果根据公式I＝C×dV_out/dt计算该电路启动时冲击电流时，由于dv_out/dt非线性，所以冲击电流I也是非线性的，在设计中无法准确判断和估算上电时电路的冲击电流I有多大，以及无法确定电源上的保险管合适值。

发明内容

针对现有技术的不足，本发明的目的为设计一种能对上电时冲击电流大小精确可控，并且在电路设计过程中还能计算出上电冲击电流的正电源缓启动电路。

基于上述目的，本发明提供一种正电源上电缓启动的电路，包括：电容C1，其一端与正电源的输入端相连；第一电阻R1，其一端与电容C1的另一端相连，另一端接地；P沟道MOS管，其源极与正电源的输入端相连，漏极与输出端相连，以及栅极连接在电容C1与第一电阻R1的连接点上；该电路还包括：反馈电容C2，其并联在P沟道MOS管的漏极和栅极之间，其中，反馈电容C2的电容值远大于P沟道MOS管的漏极和栅极之间的寄生电容C_gd。

根据所述的正电源上电缓启动的电路，还包括：二极管D1，该二极管D1的阴极连接在P沟道MOS管的栅极，阳极连接在电容C1与第一电阻R1的连接点之间；以及第二电阻R2，串接在P沟道MOS管的栅极和地之间。

根据所述的正电源上电缓启动的电路，所述的第二电阻R2大于第一电阻R1。

根据所述的正电源上电缓启动的电路，所述的电容C1为等效于电容的网络。

根据所述的正电源上电缓启动的电路，所述的第一电阻R1为等效于电阻的网络。

根据所述的正电源上电缓启动的电路，所述的反馈电容C2为等效于电容的网络。

根据所述的正电源上电缓启动的电路，所述的第二电阻R2为等效于电阻的网络。

根据所述的正电源上电缓启动的电路，所述的二极管D1为隔离电容C1和第一电阻R1串联充电电路影响的单向网络。

通过上述的技术方案，本发明具有如下优点：

1)由于在P沟道MOS管栅极与漏极间并联了一个等效电容C2，并且该电容取值远大于P沟道MOS管的寄生电容C_gd，其中C2可以是一个电容器件，也可以是一个能等效为电容的网络，并且使用了一个二极管D1对R1C1充电电路部分进行了隔离，另外还增加一个等效电阻R2作为P沟道MOS管的驱动电阻，其中，R2可以是一个电阻，也可以是一个能等效为电阻的网络，D1可以是一个二极管，也可以是一个能达到隔离R1C1充电影响的单向网络，因此，R2、C2充电回路控制P沟道MOS管的开启过程，通过控制漏源电压的下降速度来抑制上电时的瞬态电流，延长平台电压V_plt的时间达到缓起的目的，从而减小了冲击电流I，提高了产品的可靠性。

2)在栅源电压V_GS到达平台电压V_plt后，通过D1的反向截止特性，削弱了R1、C1对P沟道MOS管栅极的控制作用，R1、C1继续充电，但不会影响到V_GS。

3)R1、C1在本电路中只是起MOS管开启前的延时和防上电抖动作用。

4)设计的这个电路时使C2》C_gd，该电路实现上电时冲击电流可以计算。因此应用该电路时，可以做到在产品开发过程中精确估计电源上电冲击电流的大小，避免误选电源保险管。

附图说明

图1为一种传统的正电源上电缓启动的电路；

图2为传统的正电源上电缓启动电路的输出电压和电流波形图；

图3为正电源上电缓启动的电路中MOS管从截止到导通过程中需经历的4个阶段所对应的曲线图；

图4为本发明实施例的正电源上电缓启动的电路；

图5为本发明实施例的正电源上电缓启动电路的输出电压和电流测试结果的波形图。

具体实施方式

请参阅图4，图4为本发明实施例的正电源上电缓启动的电路；该电路除包括图1所示的传统电路所具有的电容C1、第一电阻R1和P沟道MOS管外，还包括：反馈电容C2，并联在P沟道MOS管的漏极和栅极之间；其中，反馈电容C2的电容值远大于P沟道MOS管的漏极和栅极之间的寄生电容C_gd；二极管D1，该二极管D1的阴极连接在P沟道MOS管的栅极以及二极管D1的阳极连接在电容C1与第一电阻R1的连接点之间；以及第二电阻R2，串接在P沟道MOS管的栅极和地之间。

在P沟道MOS管的漏极和栅极之间并联反馈电容C2，并且反馈电容C2的电容值远大于P沟道MOS管的漏极和栅极之间的寄生电容C_gd的具体理由如下：

通常情况下，P沟道MOS管的制造工艺决定了P沟道MOS管的栅极、源极、漏极间会寄生有C_gs、C_gd和C_ds三个电容。请参阅图3，图3为正电源上电缓启动的电路中MOS管从截止到导通过程中需经历的4个阶段所对应的曲线图；从图中可以看出，该曲线分的四个阶段如下：

【第一阶段】

在电源上电时，正电源从输入端输入Vin为5V或12V等正电源电压，该正电源加载在P沟道MOS管的栅源极之间，正电源先通过第一电阻R1对电容C1充电，栅源极两端电压V_GS对输入电容C_gs和C_gd充电，P沟道MOS管的栅源极两端电压V_GS为：

$V_{\mathrm{GS}}=V_{\mathrm{IN}}[1-e^{\frac{t}{R_G(C_{\mathrm{gs}}+C_{\mathrm{gd}})}}]$ (公式1)

其中，R_G为栅极电阻

P沟道MOS管开启时间可用下面公式计算，其中，V_th是MOS管的阈值电压，即：

$t_d=R_G(G_{\mathrm{gs}}+G_{\mathrm{gd}})\left|\ln (1-\frac{V_{\mathrm{th}}}{V_{\mathrm{IN}}})\right|$ (公式2)

【第二阶段】

P沟道MOS管开启后，漏极电流开始增大，漏极电流即I_drain是随栅源极两端电压V_GS的变化而变化：

$\frac{{\mathrm{dI}}_{\mathrm{drain}}}{\mathrm{dt}}=g_{\mathrm{fm}}\×\frac{{\mathrm{dV}}_{\mathrm{GS}}}{\mathrm{dt}}$ (公式3)

其中：I_drain是漏极电流，g_fm是PMOS管跨导。

【第三阶段】

一旦P沟道MOS的漏极电流I_drain达到最大负载电流，漏源电压V_DS从截止电压变化到饱和电压，栅源电压V_GS为平台电压V_plt。如果这一段时间内漏极电流I_drain保持恒定，栅源电压V_GS必然满足：

$V_{\mathrm{plt}}=V_{\mathrm{th}}+\frac{I_{\mathrm{drain}}}{g_{\mathrm{fm}\left(\max \right)}}$ (公式4)

由于固定的栅源电压V_GS使栅极驱动电流I_G都通过寄生电容C_gd，栅极电流I_G为：

$I_G=\frac{V_{\mathrm{IN}}-V_{\mathrm{plt}}}{R_G}$ (公式5)

栅极电流I_G与流过寄生电容C_gd的电流相等，即：

$I_G=I_{C_{\mathrm{gd}}}$ (公式6)

如果P沟道MOS的栅源电压V_GS在这时间段内保持恒定的话，栅漏电压V_GD和漏源电压V_DS的变化率就相等，即：

$\frac{{\mathrm{dV}}_{\mathrm{DS}}}{\mathrm{dt}}=\frac{{\mathrm{dV}}_{\mathrm{GD}}}{\mathrm{dt}}=\frac{V_{\mathrm{IN}}-V_{\mathrm{plt}}}{R_G\×C_{\mathrm{gd}}}$ (公式7)

其中：R_G是指P沟道MOS管栅极的驱动电阻。

【第四阶段】

栅源极电压V_GS逐渐升至V_IN，V_DS也达到最低。但是，由于受MOS管制造工艺所限，漏源间电容的电容值C_gd不是固定的，它随漏源间电压V_DS的变化而变化，导致(公式7)不成立。

为了使(公式7)成立，本发明在设计中加入了反馈电容C2，使C2》C_gd，其中C2可以是一个电容器件，也可以是一个能等效为电容的网络，因此C_gd的寄生效应可以忽略不计；这时，P沟道MOS管栅极的驱动电阻为R1，(公式7)中的C_gd就由C2取代，公式7变换成(公式8)：

$\frac{{\mathrm{dV}}_{\mathrm{DS}}}{\mathrm{dt}}=\frac{{\mathrm{dV}}_{\mathrm{GD}}}{\mathrm{dt}}=\frac{V_{\mathrm{IN}}-V_{\mathrm{plt}}}{R_1{\×C}_2}$ (公式8)

从上述公式可以看出，R1、C2充电回路控制P沟道MOS管的开启过程，通过控制漏源电压V_DS的下降速度来抑制上电时的瞬态电流，延长平台电压V_plt的时间达到缓起的目的。

然而，在栅源电压V_GS到达平台电压V_plt后，需防止R1、C1对MOS管栅极的控制作用，在本实施例中使用了一个二极管D1对R1C1充电电路部分进行隔离，该二极管D1的阴极连接在P沟道MOS管的栅极以及二极管D1的阳极连接在电容C1与第一电阻R1的连接点之间；另外还增加了一个等效电阻R2作为P沟道MOS管的驱动电阻；R2可以是一个电阻，也可以是一个能等效为电阻的网络，优选地，R2大于R1；D1可以是一个二极管，也可以是一个能达到隔离R1C1充电影响的单向网络。

通过D1的反向截止特性，削弱了R1、C1继续充电，而且还不会影响到栅源电压V_GS；因此，R1、C1在本电路中只是起MOS管开启前的延时和防上电抖动作用，并且电容C1可以为等效于电容的网络，第一电阻R1可以为等效于电阻的网络；R2、C2充电回路控制P沟道MOS管的开启过程，通过控制漏源电压的下降速度来抑制上电时的瞬态电流，延长平台电压V_plt的时间达到缓起的目的，从而减小了冲击电流I，提高了产品的可靠性。

与图1所示的现有技术相比，本发明实施例的电路增加了R2、C2与D1三个关键器件，且C2》C_gd，这时，P沟道MOS管栅极的驱动电阻为R2，由(公式7)变换成(公式9)：

$\frac{{\mathrm{dV}}_{\mathrm{DS}}}{\mathrm{dt}}=\frac{{\mathrm{dV}}_{\mathrm{GD}}}{\mathrm{dt}}=\frac{V_{\mathrm{IN}}-V_{\mathrm{plt}}}{R_2\×C_2}$ (公式9)

由 $I=C\×\frac{\mathrm{dV}}{\mathrm{dt}}$ 得到电源上电过程中冲击电流计算结果：实现对缓启动过程冲击电流的精确控制。

$I_{\mathrm{inrush}}=C_{\mathrm{load}}\×\frac{{\mathrm{dV}}_{\mathrm{DS}}}{\mathrm{dt}}=C_{\mathrm{load}}\×\frac{V_{\mathrm{IN}}-V_{\mathrm{plt}}}{R_2\×C_2}$ (公式10)

其中，I_inrusk为缓启动过程的冲击电流，C_load是指电路输出端接的负载电容。

通过(公式10)式，可以直接计算出冲击电流的大小了。本发明电路上电冲击电流计算过程如下：

假设输入电压Vin＝12V，R1＝10KΩ，C1＝1uF，R2＝120K，C2＝0.022uF，负载电容为400uF，选用的PMOS与上面现有技术用的P沟道MOS管一样，平台电压V_plt＝1.5V，这时，电路启动冲击电流I_out的计算值为：

$I_{\mathrm{out}}=I_{\mathrm{inrush}}=C_{\mathrm{load}}\frac{{\mathrm{dV}}_{\mathrm{out}}}{\mathrm{dt}}=C_{\mathrm{load}}\×\frac{V_{\mathrm{in}}-V_{\mathrm{plt}}}{R_2\×C_2}=400\×\frac{12-1.5}{120\×{10}^3\×0.022}A\≈1.6A$

请参阅图5，图5为本发明实施例的正电源上电缓启动电路的输出电压和电流测试结果波形图。如图所示，该电路启动冲击电流I_out计算值与测试结果值基本相符。因此，本发明可以在产品开发过程中精确估计电源上电冲击电流的大小，避免误选电源保险管，并且减小了冲击电流，提高了产品的可靠性。

以上所述，仅为本发明中的较佳实施例而已，并非用来限定本发明的实施范围；即凡依本发明申请专利范围所作的均等变化与修饰，皆为本发明专利范围所涵盖。

Claims (8)

1.一种正电源上电缓启动的电路，包括：

电容(C1)，其一端与正电源的输入端相连；

第一电阻(R1)，其一端与电容(C1)的另一端相连，另一端接地；

P沟道MOS管，其源极与正电源的输入端相连，漏极与输出端相连，以及栅极连接在电容(C1)与第一电阻(R1)的连接点上；

其特征在于，该电路还包括：反馈电容(C2)，其并联在P沟道MOS管的漏极和栅极之间，其中，反馈电容(C2)的电容值远大于P沟道MOS管的漏极和栅极之间的寄生电容(C_gd)。

2.根据权利要求1所述的正电源上电缓启动的电路，其特征在于，还包括：

二极管(D1)，该二极管(D1)的阴极连接在P沟道MOS管的栅极，阳极连接在电容(C1)与第一电阻(R1)的连接点之间；以及

第二电阻(R2)，串接在P沟道MOS管的栅极和地之间。

3.根据权利要求2所述的正电源上电缓启动的电路，其特征在于，所述的第二电阻(R2)大于第一电阻(R1)。

4.根据权利要求1、2或3任一所述的正电源上电缓启动的电路，其特征在于，所述的电容(C1)为等效于电容的网络。

5.根据权利要求1、2或3任一所述的正电源上电缓启动的电路，其特征在于，所述的第一电阻(R1)为等效于电阻的网络。

6.根据权利要求1、2或3任一所述的正电源上电缓启动的电路，其特征在于，所述的反馈电容(C2)为等效于电容的网络。

7.根据权利要求2或3任一所述的正电源上电缓启动的电路，其特征在于，所述的第二电阻(R2)为等效于电阻的网络。

8.根据权利要求2或3任一所述的正电源上电缓启动的电路，其特征在于，所述的二极管(D1)为隔离电容(C1)和第一电阻(R1)串联充电电路影响的单向网络。

Images