CN201021996Y

CN201021996Y - 一种8位复杂指令集计算机微控制器

Info

Publication number: CN201021996Y
Application number: CNU2007200673774U
Authority: CN
Inventors: 张晓诗; 赵启山; 谷志坤; 史卫东; 许漪
Original assignee: Shanghai Hair Group Integated Circuit Co Ltd
Current assignee: Shanghai Hair Group Integated Circuit Co Ltd; Shanghai Haier Integrated Circuit Co Ltd
Priority date: 2007-02-14
Filing date: 2007-02-14
Publication date: 2008-02-13
Anticipated expiration: 2017-02-14

Abstract

本实用新型公开了一种8位复杂指令集计算机微控制器，至少包括内核、外围功能模块、存储器、输入输出端口，其中，所述内核至少包括中央处理单元、系统时钟控制器、中断控制器、看门狗定时器；所述外围功能模块至少包括多功能定时器、同步串行通信接口、异步串行通信接口、模数转换器；所述存储器至少包括程序存储器、数据随机存储器；输入输出端口，上述各模块通过总线实现通讯。所述微控制器的存储器容量较大，并能提供丰富的外围功能模块。

Description

一种8位复杂指令集计算机微控制器

技术领域

本实用新型属于半导体集成电路设计领域，涉及一种8位CISC(Comple×Instruction Set Computer，复杂指令集计算机)微控制器。

背景技术

随着深亚微米CMOS集成电路生产工艺的不断进步，可以把复杂的微控制器(MCU)内核集成在一块芯片上，同时留有足够的硅片面积用于实现复杂的存储器和外设逻辑。随着微控制器的集成度不断提高，微处理器数据处理及流程控制的能力也大大增强。

同时，由于微控制器的功能趋于复杂，应用程序代码所需的存储容量则日趋变大，也即对存储器容量的需求日趋变大。

此外，对外围功能模块的需求也日益丰富，可易于微控制器的内部功能执行，以及与外接设备进行通讯。

发明内容

本实用新型的目的在于提供一种8位复杂指令集计算机微控制器，所述微控制器的存储器容量较大，并能提供丰富的外围功能模块。

本实用新型的技术方案如下：一种8位复杂指令集计算机微控制器，至少包括内核、外围功能模块、存储器、输入输出端口，其中，所述内核至少包括中央处理单元，用于数据运算及控制各个子模块；系统时钟控制器，用于产生微控制器的工作时钟；中断控制器，用于控制微控制器的中断响应及中断处理；看门狗定时器，用于检测中央处理单元的故障，并使中央处理单元恢复到正常状态。所述外围功能模块至少包括多功能定时器，用于计数和定时操作；同步串行通信接口，用于数据的串行同步传输；异步串行通信接口，用于数据的串行异步传输；模数转换器，用于将模拟信号转换为数字信号。所述存储器至少包括程序存储器，用于存储程序代码；数据随机存储器，用于存储数据。所述输入输出端口，是可编程接口，用于微控制器与外接设备的数据传输，上述各模块通过总线实现通讯。

进一步地，所述系统时钟控制器由时钟发生器、时序发生器和待机控制器组成。

进一步地，所述中断控制器共有20个中断源，分别是6个外部中断和14个内部中断。

进一步地，所述多功能定时器包括一个16位多功能定时器和两个8位多功能定时器。

进一步地，所述同步串行通信接口SIO包括一个控制寄存器、一个状态寄存器和两个8位数据缓冲区。

进一步地，所述异步串行通信接口包括一个数据接收端、一个数据发送端。

进一步地，所述模数转换器是8通道的带有采样保持电路的10位逐次逼进型模数转换器。

进一步地，所述程序存储器是闪存，存储空间是32K字节，数据位是8位。

进一步地，所述静态随机数据存储器的存储空间是1536字节，数据位是8位。

进一步地，所述输入输出端口共有5组端口，每组端口皆对应一个输出锁存器，用于锁存输出数据。

本实用新型的有益效果在于：所述微控制器的程序存储器是闪存，存储空间是32K字节；静态随机数据存储器的存储空间是1536字节，存储器容量较大，能存储功能较复杂的程序代码。

另外，所述微控制器有丰富的外围功能模块，包括3个多功能定时器、1个同步串行通信接口、2个异步串行通信接口和1个模数转换器，易于内部功能执行和与外接设备通讯。

附图说明

图1是本实用新型的8位微控制器的结构框图。

具体实施方式

以下结合附图与具体实施例对本实用新型作进一步说明。

图1是本实用新型的微控制器的结构框图。本实用新型的微控制器至少包括内核、外围功能模块、存储器、输入输出端口。其中，框1所示的即是内核，至少包括中央处理单元(CPU)，用于数据运算及控制各个子模块；系统时钟控制器，用于产生微控制器的工作时钟；中断控制器，用于控制微控制器的中断响应及中断处理；看门狗定时器，用于检测中央处理单元的故障，并使中央处理单元恢复到正常状态，例如，当微控制器的运行陷于死循环时，重新启动微控制器，使其免于处于死锁状态。

所述系统时钟控制器由时钟发生器、时序发生器和待机控制器组成。其中，时钟发生器产生基本时钟，输入至时序发生器。时序发生器根据基本时钟产生主系统时钟和分频输出脉冲，对应地输入至CPU、看门狗定时器、外围功能模块。待机控制器用于控制芯片的工作模式，可以控制芯片是否进入省电工作模式。

所述中断控制器共有20个中断源，分别是6个外部中断和14个内部中断。20个中断源中，有5个非屏蔽中断，都是内部中断，其余的15个中断都是可屏蔽中断。中断锁存器可锁存每个中断源的中断请求，每个中断向量都是独立的。对于可屏蔽中断，可以在程序中使用中断屏蔽标志和独立的中断允许标志进行禁止和允许。当两个或多个中断同时发生时，由中断控制器的硬件电路按优先级顺序进行中断响应。中断响应后，程序状态字和程序计数器(PC)指针自动保存于堆栈中，并执行中断服务子程序。当执行中断返回指令，从中断服务子程序返回时，程序计数器指针和程序状态字依次从堆栈中恢复。

所述看门狗定时器(WDT)包括内部分频器和二进制计数器，用于检测诸如由于外界干扰，引起的CPU执行程序的死循环等故障，并将CPU恢复到正常状态。WDT检测到故障后，可选择产生一个非屏蔽中断请求或者内部复位信号。如果为中断请求方式，在看门狗定时器中断服务子程序中，对微控制器的异常进行处理；如果为复位方式，则产生复位信号，将微控制器复位，退出故障状态，重新恢复正常工作。

框2所示的即是外围功能模块，至少包括三个多功能定时器，分别为定时器TC1、定时器TC3、定时器TC4，用于计数和定时操作；同步串行通信接口SIO，用于与支持同步串行总线的外接设备通讯；两路异步串行通信接口，分别为UART1、UART2，用于与支持异步串行总线的外接设备通讯；模数转换器ADC，用于将模拟信号转换为数字信号。

所述16位多功能定时器TC1包括一个控制寄存器和两个16位数据寄存器。定时器TC1有6种操作模式：定时器模式、外部触发定时器模式、事件计数器模式、窗口模式、脉宽测量模式、可编程脉冲输出模式。在定时器模式下，使用内部时钟递增计数，产生定时中断。定时中断的时间间隔由控制寄存器和数据寄存器进行设置。在外部触发定时器模式下，定时器由外部引脚的边沿触发启动计数，计数方式同定时器模式。在事件计数器模式下，采用外部时钟作为输入信号。在窗口模式下，由外部引脚输入信号的电平控制是否计数。在脉宽测量模式下，通过计数器数值获得被测脉冲信号的电平宽度。在可编程脉冲输出模式下，输出占空比和周期均可调的脉冲信号，通过两个16位寄存器设定脉冲信号的占空比和周期。所述8位多功能定时器TC3、TC4包括一个控制寄存器和两个8位数据寄存器。TC3和TC4可以作为两个8位定时器使用，有4种操作模式：8位定时器模式、8位事件计数器模式、8位可编程分频输出模式、8位脉宽调制输出模式。TC3和TC4也可以通过配置，共同作为一个16位定时器使用，有5种操作模式：16位定时器模式，16位事件计数器模式，16位可编程分频输出模式，16位脉宽调制输出模式，唤醒计数器模式。

所述同步串行通信接口SIO包括一个控制寄存器、一个状态寄存器和两个8位数据缓冲区。用户可以使用内部时钟或外部时钟作为同步串行时钟，通信波特率也有多种选择。SIO有一个数据接收端引脚、一个数据发送端引脚和一个时钟端引脚。时钟下降沿时发送数据，上升沿时接收数据。接收或发送的数据可分别保存于8位接收数据缓冲区和8位发送数据缓冲区。

所述两路异步串行通信接口UART1、UART2，由控制寄存器控制，以帧为单位进行数据传输，遵守标准异步串行接口通信协议。通信波特率有多种选择。所述异步串行通信接口包括一个数据接收端引脚、一个数据发送端引脚。接收或发送的数据，分别可保存于8位接收数据缓冲区和8位发送数据缓冲区。两路异步串行通信接口可以同时工作，分别有各自相互独立的发送和接收中断请求，供CPU进行协调处理。本实用新型的微控制器支持FLASH在线串行编程，通过输入输出端口的两个引脚作为数据线完成。串行编程过程中，遵守标准异步串行接口通信协议，支持多种通信波特率选择。

所述模数转换器ADC是8通道的带有采样保持电路的10位逐次逼进型模数转换器。ADC包括两个控制寄存器和一个数据寄存器。其转换时间有多种选择。在每次转换完成后，将转换结果存放于数据寄存器中，设置当前转换结束标志，并产生中断请求。

框3所示的即是存储器，至少包括程序存储器和静态随机数据存储器SRAM。程序存储器采用闪存(FLASH)，可反复多次擦写。存储空间为32K字节，数据位是8位。FLASH中存储有复位向量、中断向量以及矢量调用指令向量。当某一子程序被频繁调用时，使用矢量调用指令向量可以提高存储器的效率。程序代码和常量数据也保存于FLASH中，当前一指令执行完后，下一即将被执行的指令从程序计数器指针(PC)指向的地址中读出。另外，为保护程序存储器的内部程序代码，可对程序存储器的地址线和数据线进行加密。允许微控制器的用户设定7个字节的密码。加密后的程序代码，在FLASH中的存储顺序被随机打乱，并且不能由微控制器的引脚，包括FLASH的引脚直接对FLASH进行访问。由此，保证了用户的程序代码的安全性。

SRAM的存储空间为1536字节，数据位是8位。堆栈可以位于SRAM的任何地址，堆栈深度的限制和未用的SRAM的存储空间有关。

标注4所示的即是输入输出端口，是可编程接口，用于微控制器与外接设备的数据传输。本实用新型的微控制器共有5组端口，每组端口皆对应一个输出锁存器，用于锁存输出数据。

以上所述的实施例仅为说明本实用新型的技术思想及特点，其目的在于使本领域技术人员能够了解本实用新型的内容并据以实施，并不能以此来限定本实用新型的保护范围，即依本实用新型所揭示的精神所作的均等变化或修改仍应涵盖在本实用新型的保护范围内。

Claims

1.一种8位复杂指令集计算机微控制器，其特征在于，至少包括内核、外围功能模块、存储器、输入输出端口，

其中，所述内核至少包括中央处理单元，用于数据运算及控制各个子模块；

系统时钟控制器，用于产生微控制器的工作时钟；

中断控制器，用于控制微控制器的中断响应及中断处理；

看门狗定时器，用于检测中央处理单元的故障，并使中央处理单元恢复到正常状态，

所述外围功能模块至少包括多功能定时器，用于计数和定时操作；

同步串行通信接口，用于数据的串行同步传输；

异步串行通信接口，用于数据的串行异步传输；

模数转换器，用于将模拟信号转换为数字信号，

所述存储器至少包括程序存储器，用于存储程序代码；

数据随机存储器，用于存储数据，

所述输入输出端口，是可编程接口，用于微控制器与外接设备的数据传输，

上述各模块通过总线实现通讯。

2.如权利要求1所述的8位复杂指令集计算机微控制器，其特征在于，所述系统时钟控制器由时钟发生器、时序发生器和待机控制器组成。

3.如权利要求1或2所述的8位复杂指令集计算机微控制器，其特征在于，所述中断控制器共有20个中断源，分别是6个外部中断和14个内部中断。

4.如权利要求3所述的8位复杂指令集计算机微控制器，其特征在于：所述多功能定时器包括一个16位多功能定时器和两个8位多功能定时器。

5.如权利要求1或4所述的8位复杂指令集计算机微控制器，其特征在于，所述同步串行通信接口SIO包括一个控制寄存器、一个状态寄存器和两个8位数据缓冲区。

6.如权利要求5所述的8位复杂指令集计算机微控制器，其特征在于，所述异步串行通信接口包括一个数据接收端、一个数据发送端。

7.如权利要求1或6所述的8位复杂指令集计算机微控制器，其特征在于，所述模数转换器是8通道的带有采样保持电路的10位逐次逼进型模数转换器。

8.如权利要求7所述的8位复杂指令集计算机微控制器，其特征在于，所述程序存储器是闪存，存储空间是32K字节，数据位是8位。

9.如权利要求1或8所述的8位复杂指令集计算机微控制器，其特征在于，所述静态随机数据存储器的存储空间是1536字节，数据位是8位。

10.如权利要求9所述的8位复杂指令集计算机微控制器，其特征在于，所述输入输出端口共有5组端口，每组端口皆对应一个输出锁存器，用于锁存输出数据。