CN201007923Y

CN201007923Y - 一种针对flash的高效图形发生装置

Info

Publication number: CN201007923Y
Application number: CNU2006201586783U
Authority: CN
Inventors: 冯建科; 张东; 郭士瑞
Original assignee: BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY
Current assignee: BEIJING RESEARCH INST OF AUTOMATIC MEASUREMENT TECHNOLOGY
Priority date: 2006-12-01
Filing date: 2006-12-01
Publication date: 2008-01-16
Anticipated expiration: 2016-12-01

Abstract

本实用新型公开了一种针对FLASH的高效图形发生装置。该装置包括电源管理电路、时钟发生电路、图形生成器和适配器；电源管理电路、时钟发生电路分别与图形生成器相连接，图形生成器通过适配器连接待测试的FLASH；图形生成器为数字信号处理器。本实用新型可以根据不同类型的FLASH的要求设置灵活的寻址方式，快速高效地生成测试图形。图形产生方式灵活，易于配置，特别适合FLASH测试中数据信息地址变化多样，但控制字信息的地址类型固定的情况，可满足多种类型FLASH存储器测试的需求。

Description

一种针对FLASH的高效图形发生装置

技术领域

本实用新型涉及一种用于集成电路测试的高效图形发生装置，尤其涉及一种针对FLASH(闪存)测试的高效测试图形发生装置，属于集成电路测试领域。

背景技术

FLASH作为一种技术含量较高的非易失性存储设备，具有电可擦除特性和良好的抗电磁干扰特性，在移动存储介质中得到了广泛的应用。特别是近年来，随着各种便携式电子设备，如智能手机、掌上电脑、机顶盒、优盘、MP3/MP4播放器等逐渐走进千家万户，这些便携设备对FLASH的需求量也有显著的提高，因此随之而来的就是FLASH在出厂时的测试压力越来越大。

FLASH测试的压力不仅来自于测试数量上的增加，同时也源自FLASH本身的结构复杂。事实上，FLASH的种类很多，目前主要使用的是NAND型和NOR型FLASH。这两种FLASH的结构和工作原理都不相同，不论是哪种类型的FLASH，其测试的工作量都比较大。这是因为在FLASH内部，各存储器单元可能存在相互间的干扰，即一个存储单元的变化可能引起其他单元跟着变化，要想对FLASH进行功能测试，就要对其中的每个存储单元反复执行读写操作，因此测试时所需要的计算量非常大。

为了解决上述FLASH测试中存在的问题，相关的FLASH测试仪器需要用有限的存储空间产生大量的复杂测试图形。其中的关键部件就是用于产生测试图形的图形发生器。该图形发生器产生测试图形的速度和效率直接决定了整个测试系统的技术性能。因此，有必要设计一种配置灵活、适合于对FLASH进行大规模高速测试的测试图形发生装置。

发明内容

本实用新型的目的在于提供一种针对FLASH的高效图形发生装置。该高效图形发生装置具有灵活高效的配置，适合于对FLASH进行大规模高速测试。

本实用新型的目的是通过下述技术方案实现的：

一种针对FLASH的高效图形发生装置，其特征在于：

所述图形发生装置包括电源管理电路、时钟发生电路、图形生成器和适配器；

所述电源管理电路、时钟发生电路分别与所述图形生成器相连接，所述图形生成器通过所述适配器连接待测试的FLASH；

所述图形生成器为数字信号处理器。

其中，所述数字信号处理器内部固化有算法图形发生模块，所述模块通过预定算法生成测试图形，并将其按时序发送到被测FLASH中形成测试用激励相量。

所述数字信号处理器调整其内部的地址分配，将每个引脚都配置为算法图形产生引脚。

所述电源管理电路由两个DC-DC芯片TPS54310和电源管理芯片TL7705B/SO组成，其中两个TPS54310芯片并联，其输出端接TL7705B/SO芯片的RESIN引脚。

所述时钟发生电路由两个时钟乘法器芯片ICS512组成，分别输出ECLKIN和CORE CLOCK时钟信号。

所述时钟发生电路与所述数字信号处理器相结合，针对FLASH的工作速率调节测试图形发生速率。

所述适配器为与NAND型FLASH相配合的适配器。

或者，所述适配器为与NOR型FLASH相配合的适配器。

本实用新型可以根据不同类型的FLASH的要求设置灵活的寻址方式，快速高效地生成测试图形。图形产生方式灵活，易于配置，特别适合FLASH测试中数据信息地址变化多样，但控制字信息的地址类型固定的情况，可满足多种类型FLASH存储器测试的需求。

附图说明

下面结合附图和具体实施例对本实用新型作进一步说明。

图1为本实用新型所提供的高效图形发生装置的结构示意图；

图2为高效图形发生装置中时钟发生电路的原理图；

图3为高效图形发生装置中电源管理电路的原理图；

图4为该高效图形发生装置测试NAND型FLASH的电路图；

图5为该高效图形发生装置测试NOR型FLASH的电路图。

具体实施方式

本实用新型是一种具有灵活配置的、适合于对FLASH进行大规模高速测试的测试图形发生装置。该测试图形发生装置将激励向量(0，1数据)按被测器件的时序，以一定顺序自动施加于被测器件输入端口，并从其输出信号端接收数据，通过对比被测器件的输入信号和输出信号，判断被测器件是否合格。由于在测试过程中，图形发生装置需要对每个存储单元反复进行读写操作，所以图形发生装置的计算工作量非常大。为了满足大计算量的需要，本实用新型采用了具有很强的并行计算和传输能力的DSP(数字信号处理)芯片作为装置中的图形发生芯片。

图1为本测试图形发生装置的整体结构示意图。该FLASH测试图形发生装置包括：电源管理电路、时钟发生电路、图形生成器和适配器。该图形生成器为专用DSP芯片，在其内部固化有可选择的算法图形发生模块。该模块通过预定算法生成测试图形，并将其按正确时序发送到被测FLASH中形成测试用激励相量，通过DSP内部的地址变化可将每个引脚都可配置为算法图形产生引脚，通过对DSP编程改变测试相量产生方法，以满足不同类型FLASH的测试需求。这里所谓的算法图形产生引脚就是一组在每一个或几个时钟周期能自动完成+1、-1、+N、-N、跳转或保持原来状态的引脚。电源管理电路将市电转换为装置中各用电设备所需的稳定电压，为内部用电设备及外围接口电源供电。由于FLASH的工作速率较低，所以本实用新型通过时钟发生电路和DSP芯片内存储的软件相结合的方式灵活调节DSP的测试图形发生速率，以适应FLASH的工作速率。在测试FLASH时，可以根据不同的FLASH类型选用相应规格的适配器。适配器与DSP芯片直接连接，将DSP芯片输出的测试信号转换为被测FLASH可以接收的信号。同样，由被测FLASH输出端输出的信号，经由适配器转换为DSP芯片可以接收的信号。DSP芯片通过对比输入信号和输出信号，判断被测FLASH是否合格。

在本实用新型的一个实施例中，选用了TMS320C6416作为图形生成器。在该DSP芯片内存储有专门设计的控制程序和多种测试图形生成算法。该种型号的DSP芯片接口丰富，功能强大。利用其可编程的特性，结合使用者提供的灵活高效的测试算法，可以产生多种FLASH芯片用测试相量，极大方便了对FLASH进行大规模的测试。当然，其它型号的DSP或者具有高运算性能的MCU，例如TMS320C6000系列的其它DSP芯片，也同样能够胜任上述图形生成器的工作。

图2为时钟发生电路的原理图。由于FLASH的工作速率较低，必须通过时钟发生电路和软件相结合的方式灵活调节测试图形发生速率，以适应FLASH的工作速率。因此，该时钟发生电路在本实用新型中发挥着不可忽视的作用。如图2所示，该时钟发生电路主要由两个时钟乘法器芯片ICS512组成，分别向作为图形生成器的DSP芯片输出ECLKIN和CORE CLOCK时钟信号，相应的软件设置由DSP内部寄存器GBLCTL决定。

图3为本高效图形发生装置中电源管理电路的原理图。该电源管理电路主要由两个DC-DC芯片TPS54310和电源管理芯片TL7705B/SO组成。其中两个TPS54310芯片并联，其输出端接TL7705B/SO芯片的RESIN引脚。TPS54310是一种集成功率MOSFET的DC/DC变换器，输入3V至6V，输出0.9V到3.3V可调，它集成了构成同步整流Buck型DC/DC模块所有需要的有源器件。TL7705B/SO是一种专用电压监控器件，通过它可以保障本高效图形发生装置中内部工作电源和外围接口电源的稳定。

前已述及，目前市场上应用最为广泛的FLASH为NOR型和NAND型的FLASH。这两种FLASH的结构和工作原理都不相同，需要根据不同的FLASH类型选用相应规格的适配器。下面以测试NOR型和NAND型FLASH为例对本实用新型作进一步说明。

图4为本高效图形发生装置测试NAND型FLASH的电路图。在NAND型FLASH中，各存储单元排列是串行的，存储单元被分成页，由页组成块。根据容量不同，FLASH的块和页的大小有所不同，而组成块的页的数量也会不同。针对以上特点，在本实用新型所提供的图形发生装置中，将地址访问交给DSP，并由软件实现一个顺序图形发生模块，该模块可以以DMA的方式连续发送数据，当需要发送状态字时通过跳转指令由子程序完成。这样，将NAND型FLASH存储器视为顺序读取的设备，仅用8比特或16比特的I/O端口存取按页为单位的数据。通过这样的测试方法，可以迅速连续地读写存储单元，从而达到迅速测试FLASH的目的。

另外，尽管限于NAND型FLASH本身特点，其随机存取速度较慢，但本图形发生装置依然可以提供随机读写FLASH的能力。

图5为本高效图形发生装置测试NOR型FLASH的电路图。NOR型FLASH适合应用在数据/程序存贮应用中。它由若干块组成，每个块包括若干位，在访问时并不是以线性空间访问，而是可以随机按字节读写，且随机存取速度比较快。本实用新型针对NOR型FLASH的特点，将每一个块的地址控制线交给一个顺序图形发生模块完成，另外分配一个顺序图形发生模块控制不同页的地址，每一个模块内地址都可实现顺序自动加减，而且写入指令控制字的时候可以保持原数据的地址信息，因此可以高速地顺序测试每一个存储单元。

上面对本实用新型所述的针对FLASH的高效图形发生装置进行了详细的说明。对本领域的一般技术人员而言，在不背离本实用新型实质精神的前提下对它所做的任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应的法律责任。

Claims

1.一种针对FLASH的高效图形发生装置，其特征在于：

所述图形生成器为数字信号处理器。

2.如权利要求1所述的高效图形发生装置，其特征在于：

所述数字信号处理器内部固化有算法图形发生模块，所述模块通过预定算法生成测试图形，并将其按时序发送到被测FLASH中形成测试用激励相量。

3.如权利要求1所述的高效图形发生装置，其特征在于：

4.如权利要求1所述的高效图形发生装置，其特征在于：

5.如权利要求1所述的高效图形发生装置，其特征在于：

6.如权利要求1或5所述的高效图形发生装置，其特征在于：

7.如权利要求1所述的高效图形发生装置，其特征在于：

所述适配器为与NAND型FLASH相配合的适配器。

8.如权利要求1所述的高效图形发生装置，其特征在于：

所述适配器为与NOR型FLASH相配合的适配器。