CN200987178Y - 填充式数字fsk解调器 - Google Patents

Abstract

本实用新型公开了一种填充式数字FSK解调器，它涉及无线或有线远程数字通信技术领域，其目的是采用该解调器，可使电路简单、性能稳定、通信速率高、调试及改变解调频率方便。该解调器包括前端信号处理电路、时钟产生电路、可编程数字解调处理电路和输出缓冲电路。前端信号处理电路对接收的经过调制的FSK正弦波信号，进行处理后变为标准的TTL方波信号，并送入可编程数字解调处理电路，时钟产生电路产生的高频信号也输入可编程数字解调处理电路。可编程数字解调处理电路用高频信号对TTL方波信号进行填充，测出TTL方波信号的频率，并根据所测出的频率译码输出相对应的数据代码，经输出缓冲电路输出。该装置可用于对以FSK方式调制的信号进行解调。

Description

填充式数字FSK解调器

技术领域

本实用新型涉及无线或有线远程数字通信技术领域，特别是涉及远程数据通信的调制解调电路装置技术，具体地说是一种填充式数字FSK解调器，用于对以FSK方式调制的信号进行解调。

背景技术

在远程数据通信中，对数字信号的调制解调是必需的，调制解调的方法有多种，FSK调制解调是其中的一种方法。目前国内外关于FSK信号的解调方法主要有同步解调法、包络解调法和过零检测法等。但都是基于模拟电路来实现，实现起来电路较为复杂，而且由于模拟电路的温漂及零漂引起的工作点飘移，使得电路的长期稳定性能难以保证。另外如果需要改变调制频率，则难度更大且非常麻烦。国内近几年来，也有人使用一种基于数字电路的计数式FSK解调方法并制作出解调器，但该解调器的致命缺点是时间延迟太大，并且所适用的通信速率较低、通信速率难以提高。

实用新型内容

本实用新型的目的是为了克服现有技术存在的问题，提供一种填充式数字FSK解调器，使其具有电路调试简单，稳定性高，反应速度快，时间延迟小，通信速率适应范围宽及改变解调频率方便等特点，并可以方便的与现有的各种FSK调制器相配套。

本实用新型的技术方案是：首先对输入的FSK调制信号进行整形放大，使其成为数字信号，然后使用可编程数字解调处理电路，采用高频填充的方法进行解调处理。具体地说，该解调器包括前端信号处理电路、时钟产生电路、可编程数字解调处理电路和输出缓冲电路。前端信号处理电路接收来自远距离传送的经过调制的FSK正弦波信号，经过该电路处理后变为标准的TTL方波信号，并把该TTL方波信号输入到可编程数字解调处理电路。时钟产生电路产生的高频信号同时输入到可编程数字解调处理电路。可编程数字解调处理电路用时钟产生电路产生的高频信号对TTL方波信号进行填充，测出TTL方波信号的频率，并根据所测出的频率译码输出相对应的数据代码，经过输出缓冲电路输出。

上述的填充式数字FSK解调器，所说的前端信号处理电路由低通滤波器、钳位电路和整形电路组成，它与可编程数字解调处理电路单向连接。前端信号处理电路把远方传来的经过FSK调制的正弦波信号进行滤波整形后成为TTL方波信号，该信号输入到可编程数字解调处理电路。

上述的填充式数字FSK解调器，所说的时钟产生电路由反相器、晶体及外围的电阻、电容组成，它与可编程数字解调处理电路连接，为可编程数字解调处理电路提供填充用的高频信号。

上述的填充式数字FSK解调器，所说的可编程数字解调处理电路由可编程逻辑器件组成，它分别与前端信号处理电路、时钟产生电路和输出缓冲电路单向连接，它接收前端信号处理电路和时钟产生电路传送来的信号，进行解调处理后传送给输出缓冲电路

上述的填充式数字FSK解调器，所说的输出缓冲电路由两级反向器组成，与可编程数字解调处理电路单向连接，它接收可编程数字解调处理电路输出的串行数字代码信号，经缓冲驱动后输出。

上述的填充式数字FSK解调器，所说的可编程数字解调处理电路的可编程器件，其内部编程是在MAX+PLUS II环境下，用图形编辑器输入，在FSK调制方波信号为高电平时，控制可编程器件对高频时钟信号计数；在FSK调制方波信号为低电平时，控制可编程器件锁存输出解调后的二进制数据代码。

本实用新型与现有技术相比的有益效果是：

(1)解调电路数字化，所以性能稳定。

(2)电路简单。解调电路采用可编程逻辑器件，仅需一片EPM5032就可以实现全部解调功能。

(3)调试及改变解调频率方便。由于采用可编程逻辑器件，所以改变频率仅需对器件重新编程即可。

(4)通信速率高。

附图说明

图1是本实用新型组成的框图示意图

图2是本实用新型的前端信号处理电路原理图

图3是本实用新型的时钟产生电路原理图

图4是本实用新型的可编程数字解调处理电路原理图

图5是本实用新型的输出缓冲电路原理图

图6是本实用新型可编程数字解调处理电路的可编程器件的内部编程原理图

具体实施方式

参照图1，它是本实用新型组成的框图示意图，它由前端信号处理电路、时钟产生电路、可编程数字解调处理电路及输出缓冲电路组成。这些电路可制作在一块电路板上。由外部送来的FSK调制的正弦波信号首先输入前端信号处理电路，前端信号处理电路的输出和时钟产生电路的高频输出同时输入可编程数字解调处理电路，经过可编程数字解调处理电路处理后输出串行二进制数据代码，通过缓冲电路后输出，完成解调任务。

参照图2，它是本实用新型的前端信号处理电路原理图，它由比较器U2-A、电阻R2、电容C2和二极管D组成，由外部送来的FSK调制正弦波信号首先通过电阻R2和电容C2组成的低通滤波器，滤掉线路中的高频干扰，再使用二极管D进行钳位，去掉信号的负半周，用于减少它对后续电路工作的影响，最后通过比较器U2-A对其进行整形，使正弦波变为方波信号，为后续数字电路进行处理做好准备。U2-A采用的型号为LM324。

参照图3，它是本实用新型的时钟产生电路原理图，它由晶体TX1、反向器U1-A和U1-B、电阻R0、R1和电容C1组成。它的作用是产生高频时钟信号，作为可编程数字解调处理电路的时间计数基础，它产生的时钟脉冲信号输入到后级U3的(20)引脚。U1-A和U1-B采用的型号为74LS04。

参照图4，它是本实用新型的可编程数字解调处理电路原理图，它由可编程逻辑器件U3构成，其型号为EPM5032。U3以它的(20)引脚接收到的从时钟脉冲产生电路送来的时钟脉冲信号为基础，对它的(6)引脚输入的TTL方波信号，在其内部编程逻辑的处理下，在(26)引脚输出串行二进制数据代码到输出缓冲电路。

参照图5，它是本实用新型的输出缓冲电路原理图，它由反向器U1-D、U1-E组成。由可编程数字解调处理电路U3的(26)引脚输出的二进制数据代码进入U1-D的(9)引脚，经过缓冲驱动后由U1-E的(10)引脚输出。U1-D、U1-E采用的型号为74LS04。

参照图6，它是本实用新型的可编程数字解调处理电路的可编程器件U3的内部编程原理图，器件U3采用的型号为EPM5032，它是在MAX+PLUS II环境下，用图形编辑器输入的原理电路图，其工作过程为：在FSK调制方波信号为高电平时，控制74393对高频时钟信号计数；在FSK调制方波信号为低电平时，控制74393的输出到7474，并锁存输出，该输出即解调后的二进制数据代码。

Claims (5)

1、一种填充式数字FSK解调器，包括前端信号处理电路、时钟产生电路、可编程数字解调处理电路和输出缓冲电路；前端信号处理电路接收来自远距离传送的经过调制的FSK正弦波信号，经过该电路处理后成为标准的TTL方波信号，并把该TTL方波信号输入到可编程数字解调处理电路；时钟产生电路产生的高频信号同时输入到可编程数字解调处理电路；可编程数字解调处理电路用时钟产生电路产生的高频信号对TTL方波信号进行填充，测出TTL方波信号的频率，并根据所测出的频率译码输出相对应的数据代码，经过输出缓冲电路输出。

2、根据权利要求1所述的数字FSK解调器，其特征在于，前端信号处理电路由比较器(U2-A)、电阻、电容和二极管组成，它与可编程数字解调处理电路单向连接，该电路把远方传来的经过FSK调制的正弦波信号进行滤波整形后成为TTL方波信号，然后把该TTL方波信号输入到可编程数字解调处理电路。

3、据权利要求1所述的填充式数字FSK解调器，其特征在于，时钟产生电路由反向器(U1-A)和(U1-B)、晶体和电阻、电容组成，它与可编程数字解调处理电路的(U3)单向连接，为可编程数字解调处理电路提供填充用的高频信号。

4、根据权利要求1所述的填充式数字FSK解调器，其特征在于，可编程数字解调处理电路由可编程逻辑器件(U3)组成，它分别与前端信号处理电路、时钟产生电路和输出缓冲电路单向连接，它接收前端信号处理电路和时钟产生电路传送来的信号，进行解调处理后传送给输出缓冲电路。

5、根据权利要求1所述的填充式数字FSK解调器，其特征在于，输出缓冲电路由反向器(U1-D)和(U1-E)组成，它与可编程数字解调处理电路单向连接，(U1-D)从可编程数字解调处理电路的(U3)获得串行二进制数据代码信号，经过缓冲驱动后由(U1-E)输出。

Images