CN109444723A - 一种基于j750的芯片测试方法 - Google Patents
一种基于j750的芯片测试方法 Download PDFInfo
- Publication number
- CN109444723A CN109444723A CN201811579191.6A CN201811579191A CN109444723A CN 109444723 A CN109444723 A CN 109444723A CN 201811579191 A CN201811579191 A CN 201811579191A CN 109444723 A CN109444723 A CN 109444723A
- Authority
- CN
- China
- Prior art keywords
- frequency point
- clock chip
- file
- generated
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
基于J750的芯片测试方法，涉及集成电路技术。本发明包含以下步骤：(1)设定测试频点列表；(2)根据选定的频点，生成符合时钟芯片编程时序的编程文件；(3)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件；(4)产生的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化；(5)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试；(6)改变频点，利用时钟芯片产生改变后的频点的信号，返回步骤2)，直至完成列表中预设的各频点的测试。本发明解决了J750无法测试高频集成电路的难题。
Description
技术领域
本发明涉及集成电路技术。
背景技术
集成电路目前已发展到高速多管脚的多媒体时代，器件速度已达到GHz量级，业界主流FPGA的工作频率在几百MHz，内部的模块工作频率最高可达800MHz。
J750大规模集成电路测试系统是泰瑞达公司低成本、高效率并行测试的测试解决方案，拥有一套完整的数字、直流、模拟仪器套件，涵盖广泛的半导体测试要求，并可以提供多site高密度并行测试，被广泛应用于集成电路的批量测试筛选。然而J750大规模集成电路测试系统提供的时钟频率最大也只有400MHz，低端型号的J750时钟频率只能到100MHz，已满足不了现在高频工作集成电路的测试需求。
发明内容
本发明所要解决的技术问题是，提出一种基于J750的芯片测试方法，解决J750自身时钟频率低的问题。
本发明解决所述技术问题采用的技术方案是，基于J750的芯片测试方法，其特征在于，包含以下步骤：
1)设定测试频点列表；
2)根据选定的频点，选择相应的可编程时钟芯片，解析其编程时序，生成符合时钟芯片编程时序的编程文件，文件格式为J750可识别的atp格式；
3)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件；
4)建立J750程序模板，自动读取生成的pat文件，并调用J750的硬件电路产生相应的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化；
5)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试；
6)改变频点，利用时钟芯片产生改变后的频点的信号，返回步骤2)，直至完成预设的各频点的测试。
本发明可提高J750大规模集成电路测试系统的测试能力，实现了对高频器件的测试。根据不同待测器件对高频率测试的需求，选用合适的可编程时钟芯片，执行上述步骤，可产生不同频段的高频时钟信号，解决J750大规模集成电路测试系统本身高频测试能力不足的问题。
附图说明
图1为本发明流程示意图。
具体实施方式
一种J750的测试频率扩展方法，其特征在于，且包含以下步骤：
(1)根据需求选择相应的可编程时钟芯片，解析其编程时序建立模型，并编写脚本软件，用于生成符合时钟芯片编程时序的编程文件，文件格式为J750可识别的atp格式。
(2)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件。
(3)建立J750程序模板，自动读取生成的pat文件，并调用J750的硬件电路产生相应的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化。
(4)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试。
(5)进一步的，利用时钟芯片产生不同频点的信号。返回步骤(1)，根据所需时钟频点，生成相应的atp文件，重复步骤2、3、4可利用可编程时钟芯片产生不同频点的信号。
更具体的实施例，参见图1。本发明在流程开始之初，根据所选的可编程时钟芯片，解析可编程时钟芯片的编程时序，建立时序模型。根据时序模型编写脚本软件，利用软件自动生成符合时序模型的编程文件，文件格式为J750可识别的atp文件。
使用J750编译工具对脚本软件生成atp文件进行编译。如果编译错误，则返回编写脚本软件进程，检查脚本软件是否正确。如果编译正确，则生成pat文件，进入下一进程。
建立J750程序模板，调用编译正确的pat文件，对可编程时钟芯片进行编程，产生需要的高频时钟信号。
产生高频时钟信号过程中，如果产生的高频时钟信号正确，则将高频信号传送给待测器件进行测试；如果产生的高频时钟信号错误，则返回可编程时钟芯片进程检查时钟芯片是否损坏、返回解析编程时序建立模型进程检查编程时序和模型是否有问题。
说明书已经充分说明了本发明的必要技术内容，本发明系测试技术，普通技术人员能够依据说明书的内容实施本发明，故对于更具体的技术细节不再赘述。
Claims (1)
1.基于J750的芯片测试方法，其特征在于，包含以下步骤：
(1)设定测试频点列表；
(2)根据选定的频点，选择相应的可编程时钟芯片，解析其编程时序，生成符合时钟芯片编程时序的编程文件，文件格式为J750可识别的atp格式；
(3)使用J750编译工具编译生成的atp文件，生成符合J750向量格式的pat文件；
(4)建立J750程序模板，自动读取生成的pat文件，并调用J750的硬件电路产生相应的控制信号，送入可编程时钟芯片，完成对时钟芯片的初始化；
(5)按时序要求，将时钟芯片产生的高频时钟信号传输给待测器件，利用J750对待测器件进行测试；
(6)改变频点，利用时钟芯片产生改变后的频点的信号，返回步骤2)，直至完成列表中预设的各频点的测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811579191.6A CN109444723B (zh) | 2018-12-24 | 2018-12-24 | 一种基于j750的芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811579191.6A CN109444723B (zh) | 2018-12-24 | 2018-12-24 | 一种基于j750的芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109444723A true CN109444723A (zh) | 2019-03-08 |
| CN109444723B CN109444723B (zh) | 2020-07-24 |
Family
ID=65537795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811579191.6A Active CN109444723B (zh) | 2018-12-24 | 2018-12-24 | 一种基于j750的芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109444723B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112363906A (zh) * | 2020-01-04 | 2021-02-12 | 成都华微电子科技有限公司 | 一种测试数据处理装置和方法 |
| CN112509629A (zh) * | 2020-11-18 | 2021-03-16 | 北京确安科技股份有限公司 | J750系统数据下载方法、系统、电子设备及存储介质 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1447922A (zh) * | 2000-08-14 | 2003-10-08 | 泰拉丁公司 | 智能卡和识别设备等的测试系统 |
| CN200987178Y (zh) * | 2006-10-26 | 2007-12-05 | 西安电子科技大学 | 填充式数字fsk解调器 |
| CN101453233A (zh) * | 2007-11-28 | 2009-06-10 | 锐迪科微电子（上海）有限公司 | Fm收发器 |
| CN101493304A (zh) * | 2009-03-06 | 2009-07-29 | 北京铱钵隆芯科技有限责任公司 | 可编程延时装置及其控制流程 |
| CN101584136A (zh) * | 2006-09-28 | 2009-11-18 | 吉斯通半导体有限公司 | 使用到达锁定环技术的扩展频谱时钟生成器 |
| CN102346235A (zh) * | 2011-07-11 | 2012-02-08 | 北京北大众志微系统科技有限责任公司 | 一种面向硬件设备功能的自动测试系统及方法 |
| CN104035021A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | 时钟芯片的测试方法和系统 |
| US20140354341A1 (en) * | 2013-05-31 | 2014-12-04 | Broadcom Corporation | Chip instrumentation for in-situ clock domain characterization |
| CN106788339A (zh) * | 2016-11-25 | 2017-05-31 | 西安烽火电子科技有限责任公司 | 高频时钟信号的生成装置及生成方法 |
| CN107728045A (zh) * | 2017-07-19 | 2018-02-23 | 成都华微电子科技有限公司 | 基于Ultra‑Flex的FPGA测试方法 |
| CN108107351A (zh) * | 2017-12-06 | 2018-06-01 | 西安智多晶微电子有限公司 | Jtag调试器的调试方法、调试器及系统 |
-
2018
- 2018-12-24 CN CN201811579191.6A patent/CN109444723B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1447922A (zh) * | 2000-08-14 | 2003-10-08 | 泰拉丁公司 | 智能卡和识别设备等的测试系统 |
| CN101584136A (zh) * | 2006-09-28 | 2009-11-18 | 吉斯通半导体有限公司 | 使用到达锁定环技术的扩展频谱时钟生成器 |
| CN200987178Y (zh) * | 2006-10-26 | 2007-12-05 | 西安电子科技大学 | 填充式数字fsk解调器 |
| CN101453233A (zh) * | 2007-11-28 | 2009-06-10 | 锐迪科微电子（上海）有限公司 | Fm收发器 |
| CN101493304A (zh) * | 2009-03-06 | 2009-07-29 | 北京铱钵隆芯科技有限责任公司 | 可编程延时装置及其控制流程 |
| CN102346235A (zh) * | 2011-07-11 | 2012-02-08 | 北京北大众志微系统科技有限责任公司 | 一种面向硬件设备功能的自动测试系统及方法 |
| CN104035021A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | 时钟芯片的测试方法和系统 |
| US20140354341A1 (en) * | 2013-05-31 | 2014-12-04 | Broadcom Corporation | Chip instrumentation for in-situ clock domain characterization |
| CN106788339A (zh) * | 2016-11-25 | 2017-05-31 | 西安烽火电子科技有限责任公司 | 高频时钟信号的生成装置及生成方法 |
| CN107728045A (zh) * | 2017-07-19 | 2018-02-23 | 成都华微电子科技有限公司 | 基于Ultra‑Flex的FPGA测试方法 |
| CN108107351A (zh) * | 2017-12-06 | 2018-06-01 | 西安智多晶微电子有限公司 | Jtag调试器的调试方法、调试器及系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112363906A (zh) * | 2020-01-04 | 2021-02-12 | 成都华微电子科技有限公司 | 一种测试数据处理装置和方法 |
| CN112363906B (zh) * | 2020-01-04 | 2023-04-28 | 成都华微电子科技股份有限公司 | 一种测试数据处理装置和方法 |
| CN112509629A (zh) * | 2020-11-18 | 2021-03-16 | 北京确安科技股份有限公司 | J750系统数据下载方法、系统、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109444723B (zh) | 2020-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104797948B (zh) | 半导体器件测试环境中的调试 | |
| Krstic et al. | Embedded software-based self-test for programmable core-based designs | |
| CN113157501B (zh) | 一种基于ate测试机的微系统模块ac参数测试方法 | |
| CN105092992B (zh) | 用于在ate上进行向量控制的测试的方法和设备 | |
| CN109444723A (zh) | 一种基于j750的芯片测试方法 | |
| US7047174B2 (en) | Method for producing test patterns for testing an integrated circuit | |
| CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
| US20200033403A1 (en) | Integrated circuit spike check probing apparatus and method | |
| US20020173942A1 (en) | Method and apparatus for design validation of complex IC without using logic simulation | |
| CN102608517A (zh) | 一种创建集成电路测试程序包的快速方法 | |
| US6360353B1 (en) | Automated alternating current characterization testing | |
| CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| Abdelatty et al. | Fault: Open-source EDA’s missing DFT toolchain | |
| CN107728045A (zh) | 基于Ultra‑Flex的FPGA测试方法 | |
| CN103941175A (zh) | 一种边界扫描测试系统及方法 | |
| US10481206B2 (en) | Automatic test equipment (ATE) platform translation | |
| CN115684894A (zh) | 芯片可测性设计的测试方法及测试平台 | |
| Mostardini et al. | FPGA-based low-cost automatic test equipment for digital integrated circuits | |
| Park et al. | At-speed test of high-speed dut using built-off test interface | |
| US8671319B2 (en) | Dynamic device identification for making a JTAG debug connection with a internet browser | |
| CN112345924A (zh) | 扫描链控制电路 | |
| CN113640655B (zh) | 任意波形产生器验证平台 | |
| CN106597062A (zh) | 集成电路器件电源上电过程中的电流测试系统及方法 | |
| CN102262205A (zh) | 一种测试向量源文件的测试点的屏蔽方法和屏蔽装置 | |
| CN1318965C (zh) | 测试式样产生方法与其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041 Patentee after: Chengdu Hua Microelectronics Technology Co.,Ltd. Address before: 610000 22 / F, building 1, No. 1800, middle section of Yizhou Avenue, hi tech Zone, Chengdu City, Sichuan Province Patentee before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd. |