CN200969285Y - 一种排容及其印刷电路板 - Google Patents

一种排容及其印刷电路板 Download PDF

Info

Publication number
CN200969285Y
CN200969285Y CN 200620063373 CN200620063373U CN200969285Y CN 200969285 Y CN200969285 Y CN 200969285Y CN 200620063373 CN200620063373 CN 200620063373 CN 200620063373 U CN200620063373 U CN 200620063373U CN 200969285 Y CN200969285 Y CN 200969285Y
Authority
CN
China
Prior art keywords
electric capacity
positive
row
holds
negative pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200620063373
Other languages
English (en)
Inventor
吴炎惊
全青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 200620063373 priority Critical patent/CN200969285Y/zh
Application granted granted Critical
Publication of CN200969285Y publication Critical patent/CN200969285Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型公开了一种排容,包括至少两个并排设置的电容,该至少两个电容设置在同一个封装内,所述每个电容分别引出一个正极端和一个负极端,且所述电容的正负极端排列方向不全相同,相应地,本实用新型还公开了一种印刷电路板。本实用新型可以在不增大排容的体积和不减小其容量的情况下,大大降低其内部电容的寄生电感效应。

Description

一种排容及其印刷电路板
技术领域
本实用新型涉及电子元器件领域,尤其涉及一种排容及其印刷电路板。
背景技术
在印刷电路板(Printed Circuit Board,PCB)设计中,数字电路的电源系统设计是重要的部分,它决定了电路性能的优劣。应用去耦滤波电容控制电源波动,可以给电路提供稳定的工作电压。
如何在保证滤波效果的前提下,减少单板电源分布系统使用的滤波电容数目,从而增大布局空间已经成为单板集成度的重要制约因素。对于电容的滤波效果,其主要特征是电容的寄生电感值的大小。这其中有两条途径,减少滤波电容封装大小和提高电容的集成度。
参考图1,该图是现有技术中排容的封装结构示意图。该封装内封装电容个数为四个,如图所示,电容1、电容2、电容3及电容4按照一定的排列集成在一个封装内,所述电容1包括正极端11和负极端12,电容2包括正极端21和负极端22,电容3包括正极端31和负极端32,电容1包括正极端41和负极端42,每个电容的正极端和负极端排列方向均相同。排容内的电容可以并联使用,其容量为每个电容的容量之和,也可以单独使用,其容量为单个电容的容量。这种排容除了应用于电源分析系统的滤波网络之外,还可以应用于数据线上的滤波电路。
这种方案存在以下缺点:
由于电容的正负极排列方向相同,相互磁场同向叠加,增大了电容间的相互耦合作用,导致排容的寄生电感较大,从而恶化了其滤波效果。
现有技术中,为了降低电容的寄生电感效应,存在一种特殊电容,参考图2,该图是现有技术中特殊电容的封装结构示意图。该特殊电容是将一个分离电容0设置在一个封装内,并引出四个正极端01、03、05及07和四个负极端02、04、06和08,  该特殊电容每侧的端子(四个正极端或四个负极端)在物理结构是连成一体的。
这种方案虽然降低了电容的寄生电感效应,但是存在以下缺点:
容量明显减小,与排容相比,同样的封装体积,其容量仅为排容的四分之一,也就是说,这种方案是以牺牲容量为代价来降低电容的寄生电感效应。
实用新型内容
本实用新型所要解决的技术问题在于,提供一种排容,可在不增大排容的体积和不减小其容量的情况下,大大降低其内部电容的寄生电感效应。
为了解决上述技术问题,本实用新型提出了一种排容,包括至少两个并排设置的电容,该至少两个电容设置在同一个封装内,其特征在于,所述每个电容分别引出一个正极端和一个负极端,且所述至少两个电容的正负极端排列方向不全相同。
优选地,所述相邻两个电容的正负极端反向排列。
相应地,本实用新型还公开了一种印刷电路板,包括至少一个排容,其特征在于,所述排容包括:至少两个并排设置的电容,该至少两个电容设置在同一个封装内,所述每个电容分别引出一个正极端和一个负极端,且所述至少两个电容的正负极端排列方向不全相同。
优选地,所述相邻两个电容的正负极端反向排列。
实施本实用新型,具有如下有益效果:
本实用新型将排容内部的相邻两个电容的正负极反向排列,抑制了电容的相互耦合效应。在不增大排容的体积和不减小其容量的情况下,大大降低了其内部电容的寄生电感效应,增强了其高频感性区域性能。
附图说明
图1是现有技术中排容的封装结构示意图;
图2是现有技术中特殊电容的封装结构示意图;
图3是本实用新型提供的排容第一实施例的封装结构示意图;
图4是本实用新型提供的排容第二实施例的封装结构示意图;
图5是本实用新型提供的排容第三实施例的封装结构示意图;
图6是本实用新型提供的排容第四实施例的封装结构示意图;
图7是本实用新型提供的排容第五实施例的封装结构示意图。
图8是本实用新型提供的排容第六实施例的封装结构示意图。
图9是本实用新型提供的排容第七实施例的封装结构示意图。
图10是本实用新型提供的印刷电路板第一实施例的封装结构示意图;
图1 1是本实用新型提供的印刷电路板第二实施例的封装结构示意图。
具体实施方式
下面结合附图说明本实用新型的优选实施方式。
如图3所示,该图为本实用新型提供的排容第一实施例的封装结构示意图。本实施例包括四个按顺序并排设置的电容1、电容2、电容3和电容4,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相反、与电容3的正极端31及负极端32排列方向相同、与电容4的正极端41及负极端42排列方向相反。
如图4所示,该图为本实用新型提供的排容第二实施例的封装结构示意图。本实施例包括四个按顺序并排设置的电容1、电容2、电容3和电容4,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相同、与电容3的正极端31及负极端32排列方向相反、与电容4的正极端41及负极端42排列方向相反。
如图5所示,该图为本实用新型提供的排容第三实施例的封装结构示意图。本实施例包括四个按顺序并排设置的电容1、电容2、电容3和电容4,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相反、与电容3的正极端31及负极端32排列方向相反、与电容4的正极端41及负极端42排列方向相同。
如图6所示,该图为本实用新型提供的排容第四实施例的封装结构示意图。本实施例包括四个按顺序并排设置的电容1、电容2、电容3和电容4,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相同、与电容3的正极端31及负极端32排列方向相反、与电容4的正极端41及负极端42排列方向相同。
如图7所示,该图为本实用新型提供的排容第五实施例的封装结构示意图。本实施例包括四个按顺序并排设置的电容1、电容2、电容3和电容4,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相同、与电容3的正极端31及负极端32排列方向相同、与电容4的正极端41及负极端42排列方向相反。
如图8所示,该图为本实用新型提供的排容第六实施例的封装结构示意图。本实施例包括两个按顺序并排设置的电容1和电容2,所述电容1的正极端11及负极端12与电容2的正极端21及负极端22排列方向相反。
如图9所示,该图为本实用新型提供的排容第七实施例的封装结构示意图。本实施例包括八个按顺序并排设置的电容1、电容2、电容3、电容4、电容5、电容6、电容7和电容8,所述八个电容中每相邻两个电容的正负极端排列方向相反。
下面参考实施例一详细说明本实用新型提供的排容的消耦原理。
参考图3,电容间的互感可等效为两个回路间的互感来分析,通过以下公式计算,
M=5.08×a1×a2/r3
其中,5.08为比例因子,a1,a2为电容回路的面积,r为电容间的距离;由上式可知,电容之间的距离越小,其互感作用也就越大,即对每个电容来说,其相邻电容的互感强度最大,由于电容的寄生电感为引线电感和电容间互感的矢量和,可以假设电容的寄生电感为L,引线电感为L0,对于电容1,与其他三个电容之间的互感分别为M1,M2和M3,则其寄生电感为:
L=L0+(-M1)+M2+(-M3)=L0-M1+M2-M3
其他电容的寄生电感亦可同理计算,不再一一赘述。
因此,在电容间的距离和回路面积不变的情况下,改变电容正负极端的排列方向,可有效地降低电容的寄生电感,从而抑制了电容间的相互耦合效应。且当相邻两个电容的正负极端反向排列时,其效果最好。
如图10所示,该图是本实用新型提供的印刷电路板第一实施例的封装结构示意图。本实施例提供的印刷电路板包括一个排容,所述排容包括四个并排的电容,其中,相邻两个电容的正负电极端反向焊接在印刷电路板的排容电极焊盘上。
如图11所示,该图是本实用新型提供的印刷电路板第二实施例的封装结构示意图。本实施例提供的印刷电路板包括一个排容,所述排容包括两个并排的电容,所述两个电容的正负极端反向焊接在排容电极的焊盘上。
本实用新型中所述的正负极端排列方向,是指排容内部的每一电容工作时其内部的电流方向。
值得说明的是,在上面的实施例中分别示出了排容中封装有二个、四个及八个电容的部分类型,在实际应用中,不限于此,其还可以是诸如三个、五个、六个、十二个等多种类型,虽未在本实用新型中一一说明,但凡基于此类排容,不限其内部电容数目,只要其内部电容的正负极端排列方向不全相同,均应当属于本实用新型公开的范围。

Claims (7)

1、一种排容,包括至少两个并排设置的电容,该至少两个电容设置在同一个封装内,其特征在于,所述每个电容分别引出一个正极端和一个负极端,且所述至少一个电容的正负极端排列方向与其他电容的正负极端排列方向不相同。
2、根据权利要求1所述的排容,其特征在于,所述排容内相邻两个电容的正负极端反向排列。
3、一种印刷电路板,包括至少一个排容,其特征在于,所述排容包括:至少两个并排设置的电容,该至少两个电容设置在同一个封装内,所述每个电容分别引出一个正极端和一个负极端,且所述至少一个电容的正负极端排列方向与其他电容的正负极端排列方向不相同。
4、根据权利要求3所述的印刷电路板,其特征在于,所述排容内相邻两个电容的正负极端反向排列。
5、如权利要求3所述的印刷电路板,其特征在于,所述电容的正极端和负极端分别焊接在焊盘上。
6、一种排容,其特征在于,包括至少两个并排设置的电容,该至少两个电容设置在同一个封装内,所述每个电容分别引出一个正极端和一个负极端,相邻两个电容的正负极端排列方向相反。
7、一种印刷电路板,包括至少一个排容,其特征在于,所述排容包括:位于同一个封装内的至少两个并排设置的电容,所述每个电容分别引出一个正极端和一个负极端,且相邻两个电容的正负极端排列方向相反。
CN 200620063373 2006-08-25 2006-08-25 一种排容及其印刷电路板 Expired - Fee Related CN200969285Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620063373 CN200969285Y (zh) 2006-08-25 2006-08-25 一种排容及其印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620063373 CN200969285Y (zh) 2006-08-25 2006-08-25 一种排容及其印刷电路板

Publications (1)

Publication Number Publication Date
CN200969285Y true CN200969285Y (zh) 2007-10-31

Family

ID=38968859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620063373 Expired - Fee Related CN200969285Y (zh) 2006-08-25 2006-08-25 一种排容及其印刷电路板

Country Status (1)

Country Link
CN (1) CN200969285Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324836A (zh) * 2011-09-16 2012-01-18 华南理工大学 大功率低压大电流高频开关电源装置的输出滤波电路
CN105050374A (zh) * 2015-08-19 2015-11-11 浪潮(北京)电子信息产业有限公司 一种排容及其电路
WO2020020009A1 (zh) * 2018-07-23 2020-01-30 维沃移动通信有限公司 电路板组件及终端

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324836A (zh) * 2011-09-16 2012-01-18 华南理工大学 大功率低压大电流高频开关电源装置的输出滤波电路
CN102324836B (zh) * 2011-09-16 2014-05-07 华南理工大学 大功率低压大电流高频开关电源装置的输出滤波电路
CN105050374A (zh) * 2015-08-19 2015-11-11 浪潮(北京)电子信息产业有限公司 一种排容及其电路
WO2020020009A1 (zh) * 2018-07-23 2020-01-30 维沃移动通信有限公司 电路板组件及终端
US11582863B2 (en) 2018-07-23 2023-02-14 Vivo Mobile Communication Co., Ltd. Circuit board component and terminal

Similar Documents

Publication Publication Date Title
US8149565B2 (en) Circuit board device and integrated circuit device
CN1747086A (zh) 多层芯片电容器
CN1783376A (zh) 多层片状电容器
CN1402274A (zh) 多层陶瓷电子器件
CN1797912A (zh) 用于无桥功率因数校正电路的电磁干扰降噪电路及方法
CN101061629A (zh) 用于切换多个开关电压电平的变换器电路
CN200969285Y (zh) 一种排容及其印刷电路板
CN1665348A (zh) 具有噪音屏蔽及静电防护功能的驻极体电容器话筒
US10334731B2 (en) Capacitor component
CN1294601C (zh) 两端电容器以及三端电容器的安装结构
CN1169283C (zh) 电力变换装置
CN1662119A (zh) 用于电动机驱动装置的印刷电路板结构
US6590762B2 (en) Layered polymer on aluminum stacked capacitor
CN2768315Y (zh) 一种滤波电路
CN100345467C (zh) 实现有电磁兼容性屏蔽的谐振衰减的方法和元件
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
TW200409445A (en) Snubber module and power converter
CN1156986C (zh) 电源电路
CN1681053A (zh) 高电流馈通装置
KR20090073037A (ko) 적층 콘덴서
CN1285620A (zh) 半导体装置
US20090097187A1 (en) Multi-layer ceramic capacitor with low self-inductance
US20180137980A1 (en) Capacitor component
CN1725694A (zh) 具有滤波装置的网口
CN1725614A (zh) 具有隔离式接地的电子电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20110825