CN200944703Y - 电路板组合 - Google Patents
电路板组合 Download PDFInfo
- Publication number
- CN200944703Y CN200944703Y CN 200620200687 CN200620200687U CN200944703Y CN 200944703 Y CN200944703 Y CN 200944703Y CN 200620200687 CN200620200687 CN 200620200687 CN 200620200687 U CN200620200687 U CN 200620200687U CN 200944703 Y CN200944703 Y CN 200944703Y
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- solder joint
- tin ball
- square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一种电路板组合，包括一板体及一芯片，所述芯片包括若干呈方形阵列分布的焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，所述芯片位于方形阵列各角处的一焊点与对应的锡球间不形成信号传输通道。另一种电路板组合，包括一板体及一芯片，所述芯片在一方形区域中包括若干焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，每一个焊点与对应的锡球分别形成一信号传输通道，所述方形区域中的各角处不设置所述焊点。因所述芯片在所受正向应力较大的位置处不形成信号传输通道，可防止芯片在受到相同冲击时影响芯片功能。
Description
技术领域
本实用新型是关于一种电路板组合，特别是一种可防止电路板受到冲击后影响电路板上芯片功能的电路板组合。
技术背景
在主机板的生产过程中，集成电路芯片的一种常见封装方式为：将芯片的焊点通过独立的锡球焊接到印刷电路板的焊盘上，从而实现芯片与印刷电路板之间的信号传输。现有技术中焊接芯片所使用的锡球为含铅材料，在印刷电路板承受冲击时，由于铅元素良好的抗冲击性能，锡球并不容易断裂。然而，随着电子产业的发展，电子产品的安全使用问题已成为重要议程。为了防止含铅锡球对环境的污染及对使用者人身健康的危害，无铅锡球的使用逐渐被引入芯片的封装过程中，并扮演着越来越重要的角色。但是，由于无铅锡球的脆性比较强，当印刷电路板跌落或受到冲击时，容易发生断裂，影响芯片的信号传输功能。因此，一种可防止印刷电路板受到冲击后影响芯片功能的电路板组合便成为业界所急需。
发明内容
鉴于以上内容，有必要提供一种可减小印刷电路板受到冲击后影响芯片功能的电路板组合。
一种电路板组合，包括一板体及一芯片，所述芯片包括若干呈方形阵列分布的焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，所述芯片位于方形阵列至少一角处的至少一个焊点与对应的锡球间不形成信号传输通道。
一种电路板组合，包括一板体及至少一芯片，所述芯片在一方形区域中包括若干焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，每一个焊点与对应的锡球分别形成一信号传输通道，所述方形区域中的至少一角处不设置所述焊点。
与现有技术相比，本实用新型电路板组合对芯片受到冲击时所受正向应力较大的位置处不设置信号传输通道，当受到外界冲击时，因其他位置的焊点及锡球位置处受正向应力较小，故可防止芯片在受到相同冲击时影响芯片功能。
附图说明
图1是本实用新型电路板组合的立体结构示意图。
图2是图1沿II-II向的剖视图。
图3是本实用新型电路板组合受到冲击时的加速度曲线图。
图4是本实用新型电路板组合第一实施方式中的芯片焊点及锡球分布图。
图5是本实用新型电路板组合第二实施方式中的芯片焊点及锡球分布图。
图6是本实用新型电路板组合第三实施方式中的芯片焊点及锡球分布图。
具体实施方式
请参阅图1及图2，本实用新型电路板组合包括一印刷电路板10及一焊接于所述印刷电路板10上的芯片20，所述芯片20底面设有若干呈方形(长方形或正方形)阵列分布的焊点21，所述焊点21分别负责传输不同的数据信号。每一焊点21通过一独立的锡球30焊接于所述印刷电路板上。所述每一负责信号传输的焊点21与每一锡球30分别形成一数据传输通道，实现所述芯片20与所述印刷电路板10之间的信号传输。
通过一业界熟知的冲击仿真分析软件LS-DYNA对印刷电路板10受到冲击时芯片20的焊点所受应力的情形进行模拟。模拟条件设定为：在一印刷电路板10的中心位置处焊接一芯片20，印刷电路板跌落或受到撞击时的初速度为4.86m/s。通过一加速度曲线来模拟印刷电路板10受到冲击时四个角点的受力情形(如图3所示)，当印刷电路板10受到通常业界认定的非破坏性临界撞击力时，其各角点的最大加速度设定为45G。根据上述的模拟条件，得出的结果为：锡球30所受到的正向应力的分布规律为自方形芯片20的四个角点向中心位置处逐渐减小，即位于芯片20方形阵列的四个角点位置处的锡球30所受到的正向应力值最大。请参照图4，方形阵列的其中一个角点位置处的各锡球30所受正向应力的具体结果如下表所示：
| 锡球编号 | 正向应力(MPa) |
| A | 84.30 |
| B | 51.54 |
| C | 49.05 |
| D | 37.39 |
| E | 35.04 |
| F | 33.66 |
| G | 30.75 |
| H | 30.50 |
| I | 30.35 |
| J | 26.66 |
由上表可以看出，位于所述芯片20的方形阵列角点位置处的锡球A所受正向应力最大，以该锡球A为顶点所围成的直角三角形底边所在的各锡球所受正向应力随着底边的增长而逐渐减小。其中，第一个直角三角形底边所在的锡球B、C所受正向应力比顶点所在的锡球A减小了38％，第二个直角三角形底边所在的锡球D、E、F比顶点所在的锡球A所受正向应力减小了50％。发明人再将芯片设于印刷电路板的其它不同位置，通过模拟，得出的结论也大致如此。也就是说，当印刷电路板10受到冲击过大时，位于芯片20的长方形阵列角点位置处的锡球A最容易断裂或损坏。因此，在芯片20的设计过程中，可在不影响其功能的前提下，将排配在芯片20受正向应力最大的方形阵列角点处的焊点21或者与该角点共同围成直角三角形范围内的若干焊点21不设定信号传输功能，即在此范围内芯片20与印刷电路板10之间不形成信号传输通道。但所述直角三角形范围内仍设有焊点21及锡球30，用以增大芯片20的受力范围。将这样的芯片20通过锡球30焊接于所述印刷电路板10上，当印刷电路板10受到外力冲击时，即使位于芯片20的方形阵列角点处及其附近受正向应力较大处的一颗或多颗锡球30断裂，由于所述断裂的锡球30内的焊点21并不负责信号传输，因此不会影响芯片20的功能。
请参阅图5及图6，按照上述原理，本实用新型还可通过另一种实施方式来达成，即将芯片20上的一方形区域中位于受正向应力最大的角点的焊点21或与该角点共同围成直角三角形范围内的若干焊点21及与所述焊点对应的锡球30直接移除，即，在此范围内所述芯片20与印刷电路板10之间不形成信号传输通道。结果表明，移除角点的焊点21及锡球30后，与之相邻的两锡球B’、C’上所受到的正向应力减小为66.60MPa，与未移除锡球30之前芯片20角点处的锡球所受正向应力相比，减小了20％；移除与角点围成直角三角形范围内的三个焊点21及锡球30后，与所述直角三角形底边相邻的三颗锡球d、e、f上受到的正向应力减小为53.69MPa，与未移除锡球30之前芯片20角点处的锡球所受正向应力相比，减小了36％。该实施方式也可达到改善锡球所受正向应力的效果。
在上述两实施例中，当所述焊点20间的横向间隔距离与纵向间隔距离相等时，所述三角形为一等腰直角三角形。另外，上述实施方式的原理也可用于芯片20上的焊点21按照其它四边形或多边形规律分布时的情况。
Claims (7)
1.一种电路板组合，包括一板体及至少一芯片，所述芯片包括若干呈方形阵列分布的焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，其特征在于：所述芯片位于方形阵列至少一角处的至少一个焊点与对应的锡球间不形成信号传输通道。
2.如权利要求1所述的电路板组合，其特征在于：所述芯片上的焊点是呈长方形阵列或正方形阵列分布。
3.如权利要求1所述的电路板组合，其特征在于：所述芯片上位于方形阵列每一角处的至少一个焊点不设定信号传输功能。
4.如权利要求3所述的电路板组合，其特征在于：所述芯片上不设定信号传输功能的焊点有若干个且分别分布在方形阵列每一角处形成的直角三角形范围内。
5.如权利要求3所述的电路板组合，其特征在于：所述芯片上不设定信号传输功能的焊点有若干个且分别分布在方形阵列每一角处形成的等腰直角三角形范围内。
6.一种电路板组合，包括一板体及至少一芯片，所述芯片在一方形区域中包括若干焊点，所述芯片的每一焊点通过一锡球焊接于所述板体上，每一个焊点与对应的锡球分别形成一信号传输通道，其特征在于：所述方形区域中的至少一角处不设置所述焊点。
7.如权利要求6所述的电路板组合，其特征在于：所述方形区域是呈长方形或正方形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200620200687 CN200944703Y (zh) | 2006-08-10 | 2006-08-10 | 电路板组合 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200620200687 CN200944703Y (zh) | 2006-08-10 | 2006-08-10 | 电路板组合 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN200944703Y true CN200944703Y (zh) | 2007-09-05 |
Family
ID=38719341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200620200687 Expired - Fee Related CN200944703Y (zh) | 2006-08-10 | 2006-08-10 | 电路板组合 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN200944703Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111137850A (zh) * | 2019-11-28 | 2020-05-12 | 北京自动化控制设备研究所 | 实现低应力敏感结构贴片工艺的方法 |
-
2006
- 2006-08-10 CN CN 200620200687 patent/CN200944703Y/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111137850A (zh) * | 2019-11-28 | 2020-05-12 | 北京自动化控制设备研究所 | 实现低应力敏感结构贴片工艺的方法 |
| CN111137850B (zh) * | 2019-11-28 | 2023-07-14 | 北京自动化控制设备研究所 | 实现低应力敏感结构贴片工艺的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666778B2 (en) | Method of arranging solder balls for ball grid array packages | |
| US6762495B1 (en) | Area array package with non-electrically connected solder balls | |
| US8399981B2 (en) | Ball grid array with improved single-ended and differential signal performance | |
| CN212303653U (zh) | 芯片、电路板、电路板组件及电子设备 | |
| US20160329292A1 (en) | Semiconductor Package Configured for Connection to a Board | |
| EP1814370A4 (en) | CIRCUIT BOARD AND METHOD FOR ITS DESIGN AND DESIGN METHOD FOR A IC CAPSULE CONNECTION AND CONNECTING METHOD THEREFOR | |
| CN200944703Y (zh) | 电路板组合 | |
| CN101888743A (zh) | 固定装置组合 | |
| US7447039B2 (en) | Motherboard configured to minimize or prevent damage to a chip thereon | |
| CN101344805B (zh) | 主机板 | |
| US20140146505A1 (en) | Ball grid array and land grid array having modified footprint | |
| US5812379A (en) | Small diameter ball grid array pad size for improved motherboard routing | |
| Yeh et al. | Transient analysis of board-level drop response of lead-free chip-scale packages with experimental verifications | |
| CN201628910U (zh) | 芯片模组压力调节装置 | |
| US20090078745A1 (en) | Method for forming interconnects | |
| JP2022016281A (ja) | チップ、回路基板及び電子デバイス | |
| CN201138891Y (zh) | 印刷电路板装配组合 | |
| US20110188208A1 (en) | Heat dissipating system | |
| Master et al. | Ceramic ball grid array for AMD K6 microprocessor application | |
| US20110090660A1 (en) | Printed circuit board | |
| CN201094168Y (zh) | 一种电路板 | |
| TWM307265U (en) | Circuit board assembly | |
| CN200956122Y (zh) | 主机板 | |
| US8803339B1 (en) | Bump out for differential signals | |
| KR102438400B1 (ko) | 인쇄회로기판 및 이를 포함하는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20090910 |