CN1983892A - 一种复帧序列号的容错处理方法及装置 - Google Patents
一种复帧序列号的容错处理方法及装置 Download PDFInfo
- Publication number
- CN1983892A CN1983892A CN 200610073052 CN200610073052A CN1983892A CN 1983892 A CN1983892 A CN 1983892A CN 200610073052 CN200610073052 CN 200610073052 CN 200610073052 A CN200610073052 A CN 200610073052A CN 1983892 A CN1983892 A CN 1983892A
- Authority
- CN
- China
- Prior art keywords
- frame
- correcting code
- error correcting
- fault
- tolerant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明提供了一种利用虚级联本身的冗余开销插入纠错码来提高虚级联的容错能力的方法及装置。属于网络数据传输领域。为了克服现有技术中存在的复帧状态机对复帧号的正确性要求比较严格，出错后不易恢复，导致虚级联容错能力低的不足，本发明所述方法包括在发送端利用复帧中现有保留比特插入纠错码，并在接收端作容错处理，恢复正确复帧号。本发明还提供了一种复帧序列号的容错处理装置，包括纠错码插入模块和纠错码处理模块。本发明实现了花销少、完全兼容原有协议、稳定性高的虚级联传输，适用于同步数字体或同步光网络以及光传送网的数据传输应用。
Description
技术领域
本发明涉及数据传输领域，特别涉及一种应用于同步数字体(SDH-Synchronous Digital Hierarchy)/同步光网络(SONET-SynchronousOptical Network)/光传送网(OTN-Optical Transmission Network)虚级联传输复帧序列号的容错处理方法及装置。
背景技术
在SDH/SONET/OTN传输中，为提高带宽利用率以及处理不同路由带来的延时，常采用虚级联处理的方法。参见图1，虚级联应用示意图。在发送方向，同一时间点上，复帧号是相同的，不同的净荷容器根据序列号排序用于容纳非标准SDH/SONET/OTN速率的信号以提高带宽利用率。当不同的净荷容器经过不同的路由，由于延时的不同，在接收方接收到的信号是乱序的。接收方首先根据复帧号确定延时，重排各个净荷容器。然后再根据序列号将去掉延时排列好的净荷容器按以前的顺序重组。
可以看出，在虚级联中，比较关键的技术就是虚级联复帧号和序列号的处理。参见表1(2000年G.707 Table11-1)，在G.707中，对虚级联复帧处理字节分配描述如下：
将8比特宽的H4字节拆成两个4比特，低4比特为第一复帧计数器，按0-15循环计数，每帧计一次，16帧一个循环。把第一帧和第二帧的高4比特拼起来，作为第二复帧计数器。当第一复帧计数器计满15时，第二复帧计数器加1。
G.707/Y.1322-VC-3/4-Xv sequence and multiframe indicator H4 coding
| H4 byte | 1stmulti-framenumber | 2ndmulti-framenumber | |||||||
| Bit 1 | Bit 2 | Bit 3 | Bit 4 | Bit 5 | Bit 6 | Bit 7 | Bit 8 | ||
| 1st multiframe indicator MFI1(bits 1-4) | |||||||||
| Sequence indicator MSB(bits 1-4) | 1 | 1 | 1 | 0 | 14 | n-1 | |||
| Sequence indicator LSB(bits 5-8) | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 0 | 0 | 0 | 0 | 0 | n | |||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 0 | 2 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 1 | 3 | ||||
| Reserved(＂0000＂) | 0 | 1 | 0 | 0 | 4 | ||||
| Reserved(＂0000＂) | 0 | 1 | 0 | 1 | 5 | ||||
| Reserved(＂0000＂) | 0 | 1 | 1 | 0 | 6 | ||||
| Reserved(＂0000＂) | 0 | 1 | 1 | 1 | 7 | ||||
| Reserved(＂0000＂) | 1 | 0 | 0 | 0 | 8 | ||||
| Reserved(＂0000＂) | 1 | 0 | 0 | 1 | 9 | ||||
| Reserved(＂0000＂) | 1 | 0 | 1 | 0 | 10 | ||||
| Reserved(＂0000＂) | 1 | 0 | 1 | 1 | 11 | ||||
| Reserved(＂0000＂) | 1 | 1 | 0 | 0 | 12 | ||||
| Reserved(＂0000＂) | 1 | 1 | 0 | 1 | 13 | ||||
| Sequence indicator SQ MSB(bits 1-4) | 1 | 1 | 1 | 0 | 14 | ||||
| Sequence indicator SQ LSB(bits 5-8) | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 0 | 0 | 0 | 0 | 0 | n+1 | |||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 0 | 2 | ||||
表1
因为虚级联复帧号直接涉及到延时判断是否正确，错误的复帧号会导致错误的开销接收告警或者业务出错。所以一般对复帧号采用状态机进行容错处理。在G.783和G.707中，给出了虚级联复帧状态机的处理流程。
发送端向接收端发送数据，接收端收到数据后，提取复帧指示字节，送入第一复帧状态机用于处理，用于判断第一复帧号的状态，然后再送入第二复帧状态机去判断第二复帧号的状态。
在G.783(2000年)的8.2.5.1中，对H4的虚级联复帧处理状态机描述如下：
参见图2，对于第一复帧状态机，只有两个状态，序列正确(IM1-InMultiframel)和序列错误(OOM1-Out Of Multiframel)，出现一次复帧序列错误进入OOM1状态，在OOM1时，连续4帧序列正确才会恢复到IM1状态。序列正确指的是序列号的出现顺序是正确的，比如这帧出现为0，下帧出现就需要为1，否则认为错误。
参见图3，对于第二复帧状态机，协议规定当第二复帧序列有一次错误或者第一复帧处于OOM1状态时，则第二复帧状态处于OOM2状态；在OOM2状态时，只有当第一复帧状态机处于IM1状态时，第二复帧状态机才重新启动搜索，并且连续两帧序列正确，才能从OOM2恢复到IM2。
现有技术有以下缺点：
协议中的复帧状态机对复帧号的正确性要求比较严格，一帧复帧号错误就上报OOM告警，对于第二复帧来说，16帧第一复帧中通过两帧才能恢复一个第二复帧序列号。出错后恢复时间比较长，需要4ms时间，在环境恶劣的情况下，出错率比较高，容易导致频繁的OOM告警，并且出错后不易恢复，导致虚级联处理错误。
发明内容
本发明的目的在于克服现有技术中存在的复帧状态机对复帧号的正确性要求比较严格，出错后不易恢复，导致虚级联处理错误的不足，提供了一种复帧序列号的容错处理方法。所述技术方案如下：
一种复帧序列号的容错处理方法，所述方法包括以下步骤：
步骤A：发送端在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码，并发送至接收端；
步骤B：所述接收端收到数据帧后根据收到的复帧中的第二复帧号及相应的纠错码进行容错纠错处理，得到经过纠错后的第二复帧号。
所述步骤A中与第二复帧号相关的纠错码是将第二复帧号经过容错编码处理后的编码。
所述步骤A中所述与第二复帧号相关的纠错码包括所述第二复帧号。
所述步骤B中所述容错纠错处理包括但不限于大数选择方法或循环卷积码法。
本发明还提供了一种复帧序列号的容错处理装置，所述装置包括纠错码插入模块和纠错码处理模块；
所述纠错码插入模块用于在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码；
所述纠错码处理模块用于根据收到的复帧中的第二复帧号及相应的纠错码进行容错纠错处理，得到经过纠错后的第二复帧号。
所述纠错码插入模块的输出信息输入到所述纠错码处理模块。
所述与第二复帧号相关的纠错码是将第二复帧号经过容错编码处理后的编码。
当不需要对所述第二复帧号经过容错编码处理时，所述与第二复帧号相关的纠错码为所述第二复帧号。
所述容错纠错处理包括但不限于大数选择方法或者循环卷积码法。
本发明的有益效果是：在不增加处理时间和兼容原有协议的前提下，通过少许的额外逻辑单元花销，大幅度地提高了虚级联处理系统的稳定性。
附图说明
图1是现有技术中虚级联的应用示意图；
图2是现有技术中第一复帧状态机的状态示意图；
图3是现有技术中第二复帧状态机的状态示意图；
图4a是本发明所述方法的发送端流程图；
图4b是本发明所述方法的接收端流程图；
图5是本发明所述装置的结构图。
具体实施方式
下面将参照相应的附图和实施例对本发明作进一步说明，但并不作为对本发明的限定。
本发明在不改变协议复帧状态机处理的基础上，加入容错处理技术；将复帧号容错处理划分成两个子过程：发送方向纠错码的插入以及接收方向纠错码的处理过程。参见图4a、图4b，所述步骤如下：
步骤101：发送端在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码，并发送至接收端。
发送端在相应复帧中的H4字节的保留比特中插入与该第一复帧对应的第二复帧号，即该复帧号的高四比特和低四比特分别插入每一帧的H4的高四比特，参见表2，由于只有2至13帧的H4字节的高四比特具有保留位，这样最多可以在12帧中插入6个第二复帧号。当然，也可以插入小于6个第二复帧号。参见图2，在本实施例中插入了4个相同的第二复帧号，与原有的0和1帧对应的复帧号组成5个相同的复帧号分别发送到接收端；这样还有16比特保留，可达到的最大延时时间计数为：33554.432秒，即使未来虚级联对延时时间要求更多，也足够使用。
VC-3/4-Xv sequence and multiframe indicator H4 coding
| H4 byte | 1stmulti-framenumber | 2ndmulti-framenumber | |||||||
| Bit 1 | Bit 2 | Bit 3 | Bit 4 | Bit 5 | Bit 6 | Bit 7 | Bit 8 | ||
| 1st multiframe indicator MFI1(bits 1-4) | |||||||||
| Sequence indicator MSB(bits 1-4) | 1 | 1 | 1 | 0 | 14 | n-1 | |||
| Sequence indicator LSB(bits 5-8) | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 0 | 0 | 0 | 0 | 0 | N | |||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 0 | 2 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 1 | 3 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 0 | 1 | 0 | 0 | 4 | ||||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 1 | 0 | 1 | 5 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 0 | 1 | 1 | 0 | 6 | ||||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 1 | 1 | 1 | 7 | ||||
| 2nd multiframe indicator MFI2 MSB(bits 1-4) | 1 | 0 | 0 | 0 | 8 | ||||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 1 | 0 | 0 | 1 | 9 | ||||
| 2nd multframe indicator MFI2 MSB(bits 1-4) | 1 | 0 | 1 | 0 | 10 | ||||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 1 | 0 | 1 | 1 | 11 | ||||
| 1 | 1 | 0 | 0 | 12 | |||||
| 1 | 1 | 0 | 1 | 13 | |||||
| Sequence indicator SQ MSB(bits 1-4) | 1 | 1 | 1 | 0 | 14 | ||||
| Sequence indicator SQ LSB(bits 5-8) | 1 | 1 | 1 | 1 | 15 | ||||
| 2nd multframe indicator MFI2 MSB(bits 1-4) | 0 | 0 | 0 | 0 | 0 | n+1 | |||
| 2nd multiframe indicator MFI2 LSB(bits 5-8) | 0 | 0 | 0 | 1 | 1 | ||||
| Reserved(＂0000＂) | 0 | 0 | 1 | 0 | 2 | ||||
表2
步骤102：接收端收到数据帧后先将数据帧送入第一复帧状态机处理。
步骤103：根据收到的复帧中的第二复帧号及相应的容错编码进行容错纠错处理，得到经过纠错后的第二复帧号。在本实施方式中是将收到的第一复帧中4至11帧的五个第二复帧号对齐排列，在对应比特位按大数选择原则给出结果比特位，最后拼成8比特的字节作为纠错后的第二复帧号。
参见表3，例如：发送装置发送的第二复帧号为：8’b10111101，接收到的第二复帧号依次为：
| 接收比特位 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 第一个接收到的第二复帧号 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 第二个接收到的第二复帧号 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 第三个接收到的第二复帧号 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 第四个接收到的第二复帧号 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
| 第五个接收到的第二复帧号 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 处理结果 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
表3
其中第七比特位有三个1，两个0，按照大数选择结果为1。在5比特容错机制中，可以允许2比特的错误。大大提高了稳定性。
在上面例子中，即使传输中出现错误，最后处理结果仍然为：8’b10111101，有效地保证了第二复帧号的正确，从而保证了第二复帧状态机的稳定性。
在某些情况下，如果插入奇数个复帧号，在比较过程中会出现复帧号中某一比特位0和1的个数相等的情况，在这种情况下无法用大数选择原则选择出结果比特位，可以将上一个第二复帧号加1作为这一个复帧号。当然，除了用大数选择原则外，还可以用其它选择方法，如循环卷积码。
上述实施例中，将复帧号直接被插入各个帧的保留字节中，也可以将复帧号进行容错处理后的比特位插入到各个帧的保留字节中发送，其比较选择方法与步骤102相同，所以不再赘述。
步骤104：最后再将数据帧送给第二复帧状态机处理。
参见图5，本发明还提出了一种复帧序列号的容错处理装置，所述装置包括纠错码插入模块和纠错码处理模块；
所述纠错码插入模块用于在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码；
所述纠错码处理模块用于根据收到的复帧中的第二复帧号及相应的纠错码进行容错纠错处理，得到经过纠错后的第二复帧号。
所述纠错码插入模块的输出信息输入到所述纠错码处理模块。
整个容错方法处理时间由于是利用虚级联本身的冗余开销，所以整个处理时间与原有处理时间相同。并且在SDH/SONET的处理中增加的花销很少，对于发送方向不超过100个逻辑单元，对于接收装置不超过300个逻辑单元。这样通过少许的额外逻辑单元花销，大幅度地提高了系统的稳定性，并且如果屏蔽容错过程，完全兼容原有协议。
以上只是对本发明的优选实施方式进行了描述，本领域的技术人员在本发明技术的方案范围内，进行的通常变化和替换，都应包含在本发明的保护范围内。
Claims (8)
1、一种复帧序列号的容错处理方法，其特征在于，所述方法包括以下步骤：
步骤A：发送端在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码，并发送至接收端；
步骤B：所述接收端收到数据帧后根据收到的复帧中的第二复帧号及相应的纠错码进行容错纠错处理，得到经过纠错后的第二复帧号。
2、如权利要求1所述的复帧序列号的容错处理方法，其特征在于，所述步骤A中与第二复帧号相关的纠错码是将第二复帧号经过容错编码处理后的编码。
3、如权利要求1所述的复帧序列号的容错处理方法，其特征在于，所述步骤A中所述与第二复帧号相关的纠错码包括所述第二复帧号。
4、如权利要求1至3中任意一项权利要求所述的复帧序列号的容错处理方法，其特征在于，所述步骤B中所述容错纠错处理包括但不限于大数选择方法或循环卷积码法。
5、一种复帧序列号的容错处理装置，其特征在于，所述装置包括纠错码插入模块和纠错码处理模块；
所述纠错码插入模块用于在复帧中H4字节的保留比特中插入至少一组与第二复帧号相关的纠错码；
所述纠错码处理模块用于根据收到的复帧中的第二复帧号及相应的纠错码进行容错纠错处理，得到经过纠错后的第二复帧号；
所述纠错码插入模块的输出信息输入到所述纠错码处理模块。
6、如权利要求5所述的复帧序列号的容错处理装置，其特征在于，所述与第二复帧号相关的纠错码是将第二复帧号经过容错编码处理后的编码。
7、如权利要求5所述的复帧序列号的容错处理装置，其特征在于，当不需要对所述第二复帧号经过容错编码处理时，所述与第二复帧号相关的纠错码为所述第二复帧号。
8、如权利要求5至7中任意一项权利要求所述的复帧序列号的容错处理装置，其特征在于，所述容错纠错处理包括但不限于大数选择方法或者循环卷积码法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100730527A CN1983892B (zh) | 2006-04-12 | 2006-04-12 | 一种复帧序列号的容错处理方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100730527A CN1983892B (zh) | 2006-04-12 | 2006-04-12 | 一种复帧序列号的容错处理方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1983892A true CN1983892A (zh) | 2007-06-20 |
| CN1983892B CN1983892B (zh) | 2011-07-06 |
Family
ID=38166168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100730527A Expired - Fee Related CN1983892B (zh) | 2006-04-12 | 2006-04-12 | 一种复帧序列号的容错处理方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1983892B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10020822B2 (en) | 2014-07-21 | 2018-07-10 | Rensselaer Polytechnic Institute | Error tolerant memory system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414899C (zh) * | 2002-08-05 | 2008-08-27 | 华为技术有限公司 | 大传输延时的虚级联虚容器帧的处理方法 |
| JP3786654B2 (ja) * | 2003-07-14 | 2006-06-14 | アンリツ株式会社 | Ｏｔｕフレームデータ発生装置 |
| CN100464544C (zh) * | 2003-12-24 | 2009-02-25 | 华为技术有限公司 | 虚级联处理过程中获取虚级联组中最小复帧号的方法 |
| JP4411111B2 (ja) * | 2004-03-15 | 2010-02-10 | Ｎｅｃエンジニアリング株式会社 | 無瞬断切替装置 |
-
2006
- 2006-04-12 CN CN2006100730527A patent/CN1983892B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10020822B2 (en) | 2014-07-21 | 2018-07-10 | Rensselaer Polytechnic Institute | Error tolerant memory system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1983892B (zh) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11316802B2 (en) | Time transfer systems and methods over a stream of Ethernet blocks | |
| CN1092437C (zh) | 综合多结构数字交叉连接的综合局内链路 | |
| CN100353690C (zh) | 使用普通网络分组发送多个8b/10b位流的多路传输系统 | |
| CN113316037B (zh) | 一种业务承载的方法、设备和系统 | |
| CN1151617C (zh) | 高速光学传输系统用的前向纠错 | |
| US20160070615A1 (en) | Fec coding/decoding data processing method and related apparatus | |
| US20030097472A1 (en) | Tandem connection monitoring parallel processing | |
| CN101035141A (zh) | 用于集成电路之间的点对点通信的物理接口内的检错 | |
| US20110150468A1 (en) | Communication device and communication method | |
| WO2019007431A1 (zh) | 灵活以太网的故障通知、获取方法、装置以及通信设备 | |
| WO2002080479A1 (en) | Method and system for encoding data for transmission over a serial link | |
| WO2019128887A1 (zh) | 一种灵活以太网中故障指示方法以及装置 | |
| TWI269563B (en) | Forward error correction mapping and de-mapping techniques | |
| WO2021121352A1 (zh) | 一种数据传输的方法以及装置 | |
| CN1983892B (zh) | 一种复帧序列号的容错处理方法及装置 | |
| EP4160956A1 (en) | Method and apparatus for determining code block loss | |
| US20040184489A1 (en) | Tandem connection monitoring implementing sink functionality on egress without an egress pointer processor | |
| US20030025960A1 (en) | Transparent error count transfer method and apparatus | |
| Ethernet | Implementation agreement | |
| US7684327B2 (en) | Temporary disabling of a member of a Virtual Concatenation Group | |
| US6721336B1 (en) | STS-n with enhanced granularity | |
| US6912201B1 (en) | Pointer processing apparatus, POH terminating process apparatus, method of POH terminating process and pointer/POH terminating process apparatus in SDH transmission system | |
| US9461764B2 (en) | Apparatus and method for communicating data over a communication channel | |
| US7697445B2 (en) | Autonomous data path verification in multi-module shelf configuration | |
| CN1498471A (zh) | 电信网中的告警信号抑制 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110706 Termination date: 20170412 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |