CN1981441A - 具有新型d触发器的相频检测器 - Google Patents

具有新型d触发器的相频检测器 Download PDF

Info

Publication number
CN1981441A
CN1981441A CNA2004800429030A CN200480042903A CN1981441A CN 1981441 A CN1981441 A CN 1981441A CN A2004800429030 A CNA2004800429030 A CN A2004800429030A CN 200480042903 A CN200480042903 A CN 200480042903A CN 1981441 A CN1981441 A CN 1981441A
Authority
CN
China
Prior art keywords
fet
output
receives
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800429030A
Other languages
English (en)
Other versions
CN1981441B (zh
Inventor
汤姆·赖利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaben Research Inc
Original Assignee
Kaben Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaben Research Inc filed Critical Kaben Research Inc
Publication of CN1981441A publication Critical patent/CN1981441A/zh
Application granted granted Critical
Publication of CN1981441B publication Critical patent/CN1981441B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

与相频检测器一起使用或用作相频检测器的方法、系统和组件。该相频检测器延长其输出脉冲，使检测器能够运行在更为线性的区域中。作为本发明的部分，也公开一种用于D型触发器的新型结构。在一个实施例中，D型触发器在参考输入的上升沿和下降沿处均触发，从而能够使用较低频率的输入，同时具有较高频率的优点。

Description

具有新型D触发器的相频检测器
技术领域
本发明涉及电子学，更具体地涉及使用新型D触发器元件的相频检测器电路。
背景技术
近年来，电信技术的变革引起了电子技术的相应变革。现在无线通信装置像以前的拨号电话一样普遍。许多无线电路中的一个关键组件是Δ-∑调制小数N频率合成器。这种电路能够合成几乎所有需要的信号频率。作为该组件的一部分，相频检测器(PFD)接收具有已知频率的输入参考信号和具有可变频率的可变输入信号、即分频输入，其中所述可变频率是通过对VCO(压控振荡器)的频率进行分频来确定。PFD输出与输入参考信号和分频输入之间的相差成比例的信号。因而，所述输出信号可用于增加或降低VCO的频率以将相差降至最小。这种反馈电路称为锁相环路或PLL。
当前的PFD设计遭遇到通常所称的“死区”。当频率合成器处于锁定状态时，参考输入与分频输入之间的相差非常接近零。因而，一个输出(或者多个输出，原因是PFD可能具有一个以上的输出)不应是激活的，或者如果所述输出是激活的则产生的脉冲应该很窄。由于延迟和不可控的情况引起的小相位误差接近零，因此在PFD的输出端不可能产生完整的脉冲。这导致在PFD的传递曲线中出现平坦的或非线性的部分，即通常所称的死区。这种情况对整数N合成器来说不是很严重，但是对Δ-∑调制小数N频率合成器来说会导致增大小数N的杂散程度(spur level)。
由此，需要能够避免上述问题的系统和组件。因此，本发明的目的是在如果不能克服现有技术的缺点的情况下减轻现有技术的缺点。
发明内容
本发明提供一种与相频检测器一起使用或用作相频检测器的方法、系统和组件。该相频检测器延长(stretch)其输出脉冲之一，迫使PLL运行在分频输入与参考输入之间的相差不接近零的区域。这使得该检测器能够运行在更为线性的区域中。作为本发明的部分，也公开一种用于D型触发器的新型结构。在一个实施例中，D型触发器在参考输入的上升沿和下降沿处均触发，从而能够使用较低频率的输入，同时具有较高频率的优点。
在第一方案中，本发明提供一种D型触发器，包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源，以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
在第二实施例中，本发明提供一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收第一选择输入和所述分频输入；
第一NOT门，接收所述第一NAND门的输出；
NOR门，接收所述第一NOT门的输出和所述第一D触发器的输出；
第二NOT门，接收所述NOR门的输出并产生所述检测器电路的第一输出；
第二NAND门，接收所述第一D触发器门的所述输出和所述第二D触发器的输出；
第三NOT门，接收所述第四NAND门的输出，所述第三NOT门的输出作为复位输入被接收至所述第一和第二D触发器。
在第三实施例中，本发明提供一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收选择输入和所述分频输入；
第二NAND门，接收所述第一NAND门的输出和所述第二D触发器的输出的逻辑非；
第一NOT门，接收所述第二NAND门的输出并产生所述检测器电路的输出；
第三NAND门，接收所述第一D触发器的输出和所述第二D触发器的所述输出；
第二NOT门，接收所述第三NAND门的输出，所述第二NOT门的输出作为复位输入被接收至所述第一和第二D触发器。
在另一个实施例中，本发明提供一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收第一选择输入和所述分频输入；
第一NOT门，接收所述第一NAND门的输出；
NOR门，接收所述第一NOT门的输出和所述第一D触发器的输出；
第二NOR门，接收所述NOR门的输出并产生所述检测器电路的第一输出；
第二NAND门，接收第二选择输入和所述分频输入；
第三NAND门，接收所述第一D触发器的输出和所述第二D触发器的输出；
第三NOT门，接收所述第三NAND门的输出，所述第三NOT门的输出作为复位输入被接收至所述第一和第二D触发器；
第四NAND门，接收第二选择输入和所述分频输入；
第五NAND门，接收所述第一NAND门的输出和所述第二D触发器的所述输出的逻辑非；
第四NOT门，接收所述第五NAND门的输出并产生所述检测器电路的第二输出。
在第五实施例中，本发明提供一种相频检测器，包括：
至少两个D触发器；
多个逻辑门，所述逻辑门的至少其中之一连接到所述D触发器的至少其中之一，
其中
所述至少两个D触发器的至少其中之一包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
附图说明
通过参照以下附图考虑下面的详细描述可获得对本发明的更好理解，在附图中：
图1示出根据现有技术的相频检测器；
图2示出根据本发明的一个方案的相频检测器；
图3示出可用于图2的相频检测器中的D触发器；以及
图4示出图3的D触发器的改型。
具体实施方式
参照图1，示出了根据现有技术的相频检测器10。图中示出两个D型触发器20、30，其中触发器20接收参考输入40，触发器30接收可变频率输入50、即所谓的分频输入。如本领域中公知的，PFD10试图将参考输入40与分频输入50之间的相差降至最小。输出60、70可用作至VCO的反馈。当参考沿(reference edge)在分频沿(divider edge)到达之前到达时，输出60、即上拉(pump up)输出(D触发器20的输出Q)为高电平。因此，在这种情况下，VCO的信号必须“上拉”或增加以与分频输入相匹配。同理，如果分频沿先到达，另一输出、即下拉(pump down)输出(D触发器30的输出Qe)为高电平。这意味着必须将参考频率降低以与分频输入相匹配。为了适合在逻辑中使用，每个输出具有相应的逻辑非，作为输出的一部分。输出60A(PUB或上拉汇流条(bar)或输出
Figure A20048004290300131
)是输出信号60的逻辑非，而输出70A(PDB或下拉汇流条或输出 )是输出70的逻辑非。
在每个脉冲之后系统复位，因此D触发器20、30可对到来的参考和分频输入重新采样。使用NAND门80和NOT门90完成所述系统复位。NAND门80接收输出60、70，并且NAND门80的输出由NOT门90接收。在D触发器20、30的复位端口处接收NOT门90的输出。由于门80、90的延迟，因此不会马上发生复位，从而即使在PFD锁定时(即，当参考频率和分频输入具有最小相差时)仍会导致输出具有有限的脉冲宽度。输出的脉冲宽度与输入的上升沿之间的相差成比例。或者，可用单个的AND门代替NAND门80和NOT门90。应注意，为了清楚起见，当提到D触发器的输出时，是指Q或Qe而不是这些输出的逻辑非。
参照图2，示出了一种用于相频检测器100的新型装置。两个D触发器120、130接收参考输入140和分频输入150。分频输入150是根据输出信号的状态可调高或调低的可变频率输入信号，而参考输入信号160是固定频率输入信号。与图1的系统非常相似，上拉输出160具有对应的逻辑非输出，即上拉汇流条输出160A。下拉输出170同样具有对应的逻辑非，即下拉汇流条(PDB)输出170A。
图2中系统的复位装置与图1中的相同，即NAND门180接收输出160、170并将其输出传送至NOT门190。NOT门190的输出由D触发器120、130的复位输入接收。
为了选择哪个输出将被延长或哪个输出将其脉冲扩展，提供选择输入200、210。如果选择输入200为高电平，则下拉输出170A被扩展，而如果选择输入210为高电平，则上拉输出160被扩展。
通过使用选择输入200、210适当地选通D触发器的选择输出来实现上述特征。选择输入200随同分频输入150一起由NAND门220接收。NAND门220的输出随同下拉输出170的逻辑非230一起由NAND门240接收。然后，由NOT门250接收NAND门240的输出。NOT门250的输出为扩展的下拉汇流条输出170A。如果需要，NAND门220可以是接收选择输入200的单个NOT门。
对于扩展的上拉输出160，选择输入210随同分频输入150一起由NAND门260接收。NAND门260的输出由NOT门270接收，NOT门270的输出由NOR门280接收。NOR门280也接收D触发器120的上拉输出。NOR门280的结果被NOT选通(NOT门290)以产生相频检测器100的上拉输出160。
应注意，图2中的实施例扩展了上拉输出160和下拉汇流条输出170A的脉冲，而具有不同选通连接的相似装置能提供其它输出的脉冲扩展。在图2所示实施例后面的逻辑为：分频输出与检测器的上拉输出或下拉汇流条输出进行OR运算。两个选择输入用于控制延长或扩展哪一个输出。如果上拉输出被延长或扩展，反馈会同样扩展或延长另一个输出(下拉汇流条输出)以进行补偿。以同样的方式，如果下拉汇流条输出被扩展，上拉输出也将被扩展以进行补偿。这个装置引入DC相位偏移，并且环路不是锁定在零度相位偏移处，而是锁定在由分频脉冲宽度控制的偏移处。因此，相频检测器能在更为线性的区域运行。
另外应注意，虽然图2示出了两个选择输入200、210，但是本发明可实施为在仅具有一个选择输入并且仅扩展输出脉冲之一。如果实施本发明只需要扩展输出脉冲160，则不需要门220、240、250。同样，如果只需要扩展输出脉冲170A，则不需要门260、270、280、290。在这两个替换实施例中，单个选择输入(选择输入200、210中的任一个，根据具体情况而定)将仍扩展相应的输出脉冲。
参照图3，示出了可用于图2的相频检测器的新型D触发器结构。D触发器310的输入300由NOT门320(延迟元件)和FET(场效应晶体管)330的栅极接收。NOT门的输出由FET340的栅极接收。FET340的源极端子连接到Vss350，其漏极端子连接到FET330的源极端子。FET330的漏极端子连接到FET360的栅极端子。FET360的源极端子连接到连接节点370，D触发器310的输出380从连接节点370接出。FET390的源极端子也连接到FET330的漏极端子。FET390的漏极端子连接到VDD400。VDD400还连接到FET360的漏极端子。
连接节点370用作FET390的栅极端子和复位FET410的漏极端子的连接点。复位FET410的栅极端子接收D触发器310的复位输入，其源极端子连接到VSS350。
在图2的相频检测器中，图3的D触发器310将在输入端子300处接收参考输入140。该参考输入被应用于FET330，而该参考输入的延迟、反相形式被应用于FET340。当参考输入的上升沿出现时，FET330将锁存器(由FET390、360形成的交叉连接锁存器)左侧拉低。然后，为了使锁存器对沿敏感，应用至FET340的反相输入参考信号的下降沿降低并且使锁存器的左边分支截止。
应注意，从图3中可看出，FET330、340、410为n沟道FET，而FET360、390为p沟道FET。尽管预期使用MOSFET(金属氧化物半导体场效应晶体管)，但也可使用诸如JFET等其它类型的FET。
图3中的D型触发器可改为对参考输入的上升沿和下降沿均敏感。图3中的D型触发器仅对输入的上升沿敏感，因此仅对上升沿起作用。通过增加一些FET和一些选通，触发器能对输入的上升沿和下降沿均作出反应。这样能够使用较低的输入频率，同时获得较高输入频率的性能。
参照图4，D型触发器500与图3中的D型触发器类似，除了增加分支延迟元件(NOT门)510、512和FET 530、540。延迟元件510接收输入300，并且NOT门510的输出由FET540的栅极端子接收。NOT门510的输出也由延迟元件(NOT门)520接收，延迟元件520的输出由FET530的栅极端子接收。FET530的源极端子连接到相对地(VSS)350，而FET530的漏极端子连接到FET540的源极端子。FET540的漏极端子连接到FET330的漏极端子。
图4的D触发器也可以用于图2的相频检测器中。使用图4的D触发器能够使输入频率加倍。因此，输入参考频率n与使用输入频率2n具有相同的效果。
理解本发明的人可以想到上述结构和实施例的替换或变化，这些替换或变化均应涵盖在随附权利要求书所界定的本发明范围之内。

Claims (17)

1.一种D型触发器，包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源，以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
2.如权利要求1所述的D型触发器，其中所述触发器用于相频检测器中。
3.如权利要求1所述的D型触发器，还包括：
第一分支延迟元件，接收所述输入信号并输出所述第一分支延迟元件的所述输出的延迟逻辑非；
第五FET，通过所述第五FET的漏极端子连接到所述第一FET的所述漏极端子，所述第五FET的栅极端子接收所述第一分支延迟元件的输出；
第六FET，连接到第五FET，所述第六FET的漏极端子连接到所述第五FET的源极端子，所述第六FET的源极端子连接到所述相对地，所述第六FET的栅极端子连接到所述第二分支延迟元件的输出。
4.一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收第一选择输入和所述分频输入；
第一NOT门，接收所述第一NAND门的输出；
NOR门，接收所述第一NOT门的输出和所述第一D触发器的输出；
第二NOT门，接收所述NOR门的输出并产生所述检测器电路的第一输出；
第二NAND门，接收所述第一D触发器门的所述输出和所述第二D触发器的输出；
第三NOT门，接收所述第四NAND门的输出，所述第三NOT门的输出作为复位输入被接收至所述第一和第二D触发器。
5.一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收选择输入和所述分频输入；
第二NAND门，接收所述第一NAND门的输出和所述第二D触发器的输出的逻辑非；
第一NOT门，接收所述第二NAND门的输出并产生所述检测器电路的输出；
第三NAND门，接收所述第一D触发器的输出和所述第二D触发器的所述输出；
第二NOT门，接收所述第三NAND门的输出，所述第二NOT门的输出作为复位输入被接收至所述第一和第二D触发器。
6.一种相频检测器电路，包括：
第一D触发器，接收参考输入；
第二D触发器，接收分频输入；
第一NAND门，接收第一选择输入和所述分频输入；
第一NOT门，接收所述第一NAND门的输出；
NOR门，接收所述第一NOT门的输出和所述第一D触发器的输出；
第二NOR门，接收所述NOR门的输出并产生所述检测器电路的第一输出；
第二NAND门，接收第二选择输入和所述分频输入；
第三NAND门，接收所述第一D触发器的输出和所述第二D触发器的输出；
第三NOT门，接收所述第三NAND门的输出，所述第三NOT门的输出作为复位输入被接收至所述第一和第二D触发器；
第四NAND门，接收第二选择输入和所述分频输入；
第五NAND门，接收所述第一NAND门的输出和所述第二D触发器的所述输出的逻辑非；
第四NOT门，接收所述第五NAND门的输出并产生所述检测器电路的第二输出。
7.如权利要求4所述的相频检测器，其中所述第一D触发器包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述的相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源，以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
8.如权利要求7所述的相频检测器，其中所述第一D触发器包括：
第一分支延迟元件，接收所述输入信号并输出所述第一分支延迟元件的所述输出的延迟逻辑非；
第五FET，通过所述第五FET的漏极端子连接到所述第一FET的所述漏极端子，所述第五FET的栅极端子接收所述第一分支延迟元件的输出；
第六FET，连接到第五FET，所述第六FET的漏极端子连接到所述第五FET的源极端子，所述第六FET的源极端子连接到所述相对地，所述第六FET的栅极端子连接到所述第二分支延迟元件的输出。
9.如权利要求5所述的相频检测器，其中所述第二D触发器包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
10.如权利要求5所述的相频检测器，其中所述第二D触发器包括：
第一分支延迟元件，接收所述输入信号并输出所述第一分支延迟元件的所述输出的延迟逻辑非；
第五FET，通过所述第五FET的漏极端子连接到所述第一FET的所述漏极端子，所述第五FET的栅极端子接收所述第一分支延迟元件的输出；
第六FET，连接到第五FET，所述第六FET的漏极端子连接到所述第五FET的源极端子，所述第六FET的源极端子连接到所述相对地，所述第六FET的栅极端子连接到所述第二分支延迟元件的输出。
11.如权利要求6所述的相频检测器，其中所述第一D触发器和所述第二D触发器的至少其中之一包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源，以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
12.如权利要求11所述的相频检测器，其中所述第一D触发器和所述第二D触发器的至少其中之一包括：
第一分支延迟元件，接收所述输入信号并输出所述第一分支延迟元件的所述输出的延迟逻辑非；
第五FET，通过所述第五FET的漏极端子连接到所述第一FET的所述漏极端子，所述第五FET的栅极端子接收所述第一分支延迟元件的输出；
第六FET，连接到第五FET，所述第六FET的漏极端子连接到所述第五FET的源极端子，所述第六FET的源极端子连接到所述相对地，所述第六FET的栅极端子连接到所述第二分支延迟元件的输出。
13.一种相频检测器，包括：
至少两个D触发器；
多个逻辑门，所述逻辑门的至少其中之一连接到所述D触发器的至少其中之一，
其中
所述至少两个D触发器的至少其中之一包括：
第一FET(场效应晶体管)，在其栅极端子处接收输入信号；
延迟元件，也接收所述输入信号，所述延迟元件输出所述输入信号的延迟逻辑非；
第二FET，在其栅极端子处接收所述延迟元件的输出，所述第二FET的漏极端子连接到所述第一FET的源极端子，所述第二FET的源极端子连接到相对地；
复位FET，通过其源极端子连接到所述相对地，所述复位FET的漏极端子连接到连接节点，所述复位FET的栅极端子连接到外部复位输入；
第三FET，通过其源极端子连接到所述连接节点，所述第三FET的漏极端子连接到电源，所述第三FET的栅极端子连接到所述第一FET的漏极端子；
第四FET，通过所述第四FET的源极端子连接到所述第一FET的所述漏极端子，所述第四FET的漏极端子连接到所述电源，以及所述第四FET的栅极端子连接到所述连接节点，
其中
所述触发器的输出从所述连接节点接出；
所述第一、第二和复位FET为相同类型的FET；以及
所述第三和第四FET为相同类型的FET。
14.如权利要求13所述的相频检测器，其中所述至少两个D触发器的至少其中之一包括：
第一分支延迟元件，接收所述输入信号并输出所述第一分支延迟元件的所述输出的延迟逻辑非；
第五FET，通过所述第五FET的漏极端子连接到所述第一FET的所述漏极端子，所述第五FET的栅极端子接收所述第一分支延迟元件的输出；
第六FET，连接到第五FET，所述第六FET的漏极端子连接到所述第五FET的源极端子，所述第六FET的源极端子连接到所述相对地，所述第六FET的栅极端子连接到所述第二分支延迟元件的输出。
15.如权利要求13所述的相频检测器，其中所述检测器接收至少一个选择输入，所述至少一个选择输入确定所述检测器的哪一个输出脉冲被扩展。
16.如权利要求13所述的相频检测器，其中所述至少两个D触发器的至少其中之一对于输入频率n具有输出频率2n。
17.如权利要求6所述的相频检测器，其中所述第一和第二选择输入确定所述检测器电路的哪一个脉冲输出要被扩展。
CN2004800429030A 2004-04-02 2004-04-02 具有d触发器的相频检测器 Expired - Fee Related CN1981441B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CA2004/000511 WO2005096501A1 (en) 2004-04-02 2004-04-02 Phase frequency detector with a novel d flip flop

Publications (2)

Publication Number Publication Date
CN1981441A true CN1981441A (zh) 2007-06-13
CN1981441B CN1981441B (zh) 2010-09-08

Family

ID=34957241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800429030A Expired - Fee Related CN1981441B (zh) 2004-04-02 2004-04-02 具有d触发器的相频检测器

Country Status (8)

Country Link
US (1) US7417470B2 (zh)
EP (2) EP1821403B1 (zh)
CN (1) CN1981441B (zh)
AT (1) ATE436118T1 (zh)
CA (1) CA2561572A1 (zh)
DE (1) DE602004021977D1 (zh)
HK (1) HK1108071A1 (zh)
WO (1) WO2005096501A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917185A (zh) * 2010-06-02 2010-12-15 广州市广晟微电子有限公司 D锁存器和应用该d锁存器的50%占空比三分频器
CN103312319A (zh) * 2013-05-23 2013-09-18 江苏天源电子有限公司 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN103718463A (zh) * 2012-05-07 2014-04-09 旭化成微电子株式会社 高线性相位频率检测器
CN107462771A (zh) * 2017-07-18 2017-12-12 广东电网有限责任公司佛山供电局 一种基于双施密特触发器的相频采集装置
CN108292923A (zh) * 2015-11-30 2018-07-17 索尼半导体解决方案公司 相位检测器、相位同步电路以及控制相位同步电路的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839177B1 (en) 2008-11-07 2010-11-23 Altera Corporation Techniques for phase detection with fast reset
JP5793127B2 (ja) * 2012-10-11 2015-10-14 旭化成エレクトロニクス株式会社 周波数シンセサイザ
US9584303B1 (en) * 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
CN107665033B (zh) * 2017-08-28 2020-06-09 上海集成电路研发中心有限公司 一种具有复位去毛刺功能的数字逻辑电路模块
CN117424593B (zh) * 2023-11-03 2024-10-01 上海芯炽科技集团有限公司 一种用于高速鉴频鉴相器的状态重置电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704736B2 (ja) * 1988-09-26 1998-01-26 東海カーボン株式会社 黒鉛素材二次焼成用トンネル炉
JPH0414300A (ja) * 1990-05-07 1992-01-20 Matsushita Electric Ind Co Ltd 部品認識装置
JP3501885B2 (ja) 1995-09-20 2004-03-02 株式会社ルネサステクノロジ スキャンテスト回路
JPH09214300A (ja) 1996-02-01 1997-08-15 Alps Lsi Technol Kk プログラマブル・セットリセット・フリップフロップ
US5977801A (en) 1997-07-07 1999-11-02 International Business Machines Corporation Self-resetting phase/frequency detector with reduced dead zone
JPH11127076A (ja) 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd フェイズロックループ回路
JP2898957B1 (ja) 1998-03-12 1999-06-02 日本テキサス・インスツルメンツ株式会社 位相比較回路
US6448820B1 (en) * 1998-11-04 2002-09-10 Altera Corporation Fast locking phase frequency detector
AU1913500A (en) 1998-11-25 2000-06-13 Nanopower, Inc. Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits
US6323709B1 (en) * 1999-05-18 2001-11-27 The Regents Of The University Of Michigan High-speed, compact, edge-triggered, flip-flop circuit
US6323692B1 (en) * 2000-05-19 2001-11-27 Advanced Micro Devices, Inc. Transconductance compensation circuit having a phase detector circuit with cycle slipping recovery operation and method
US7003065B2 (en) * 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
US6683478B2 (en) * 2001-11-13 2004-01-27 Samsung Electronics Co., Ltd. Apparatus for ensuring correct start-up and phase locking of delay locked loop
GB2400760B (en) * 2003-04-14 2005-12-21 Wolfson Ltd Improved phase/frequency detector and phase lock loop circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917185A (zh) * 2010-06-02 2010-12-15 广州市广晟微电子有限公司 D锁存器和应用该d锁存器的50%占空比三分频器
CN101917185B (zh) * 2010-06-02 2012-05-09 广州市广晟微电子有限公司 D锁存器和应用该d锁存器的50%占空比三分频器
CN103718463A (zh) * 2012-05-07 2014-04-09 旭化成微电子株式会社 高线性相位频率检测器
CN103312319A (zh) * 2013-05-23 2013-09-18 江苏天源电子有限公司 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN103312319B (zh) * 2013-05-23 2015-09-23 江苏博纳雨田通信电子有限公司 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN108292923A (zh) * 2015-11-30 2018-07-17 索尼半导体解决方案公司 相位检测器、相位同步电路以及控制相位同步电路的方法
CN107462771A (zh) * 2017-07-18 2017-12-12 广东电网有限责任公司佛山供电局 一种基于双施密特触发器的相频采集装置
CN107462771B (zh) * 2017-07-18 2019-09-13 广东电网有限责任公司佛山供电局 一种基于双施密特触发器的相频采集装置

Also Published As

Publication number Publication date
WO2005096501A1 (en) 2005-10-13
US20070018705A1 (en) 2007-01-25
DE602004021977D1 (de) 2009-08-20
ATE436118T1 (de) 2009-07-15
CA2561572A1 (en) 2005-10-13
US7417470B2 (en) 2008-08-26
EP1821403A1 (en) 2007-08-22
HK1108071A1 (en) 2008-04-25
EP1821403B1 (en) 2009-07-08
EP1738463A1 (en) 2007-01-03
CN1981441B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
US7417470B2 (en) Phase frequency detector with a novel D flip flop
US11005466B2 (en) Measurement and correction of multiphase clock duty cycle and skew
US7302026B2 (en) Clock recovery circuit and electronic device using a clock recovery circuit
CN1269311C (zh) 具有较小抖动的改进的分频器和基于该分频器的设备
US20080101524A1 (en) Clock data recovery apparatus
US8228126B2 (en) Multi-band burst-mode clock and data recovery circuit
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
Ismail et al. CMOS phase frequency detector for high speed applications
CN107565956A (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
US20120161827A1 (en) Central lc pll with injection locked ring pll or dell per lane
US6774689B1 (en) Triple input phase detector and methodology for setting delay between two sets of phase outputs
US8503595B2 (en) Data judgment/phase comparison circuit
US6501815B1 (en) Loadable divide-by-N with fixed duty cycle
CN104660222A (zh) 一种新型电流切换式的d触发器及五分频电路
US20050116750A1 (en) Data recovery device using a sampling clock with a half frequency of data rate
CN108988854B (zh) 锁相环电路
CN108599759B (zh) 基于内嵌时钟位的时钟cdr电路及控制装置
CN109217849B (zh) 一种相位插值器
CN202261236U (zh) 一种锁相环型频率合成器及可编程射频程控分频器
Koithyar et al. Standard designs of phase frequency detector
US11374578B2 (en) Zero-offset phase detector apparatus and method
US11165432B1 (en) Glitch-free digital controlled delay line apparatus and method
Abrar et al. Design of a low noise, low power and spurious free phase frequency detector and charge pump for phase-locked loops
CN118249806B (zh) 一种基于多相位注入及校正的低抖动注入锁定锁相环
JP2541313B2 (ja) デュアルｐｌｌ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1108071

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1108071

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20110402