CN1976234B - 信号处理电路 - Google Patents

Abstract

一种多偏置多种栅极的模拟电路结构及相关方法。在模拟电路中，不同栅极氧化层厚度的元件/晶体管偏置在不同的电压，以直接结合不同种类元件的特性来提升模拟电路的整体性能，例如可用1.8伏偏置0.18微米的薄氧化层晶体管，以发挥这类元件快速、低功率消耗的特性，并以3.3伏偏置0.35微米的厚氧化层晶体管，以实施模拟电路的宽广信号摆动范围。

Description

信号处理电路

技术领域

本发明有关于一种多偏置多种栅极的模拟电路结构及相关方法，尤其指一种以不同电压来直接偏置不同氧化层厚度的元件/晶体管以提升整体性能的模拟电路结构及相关方法。

背景技术

在现代信息社会中，各种声音、图像、信息都能以电子信号的方式来加以处理、传输与存储，因此，用来处理电子信号的各种信号处理电路及相关电路结构，也就成为现代信息厂商研发的重点。如本领域技术人员所知，信号处理电路常依其信号的种类而被分类为数字电路与模拟电路；其中，虽然数字电路发展快速也日趋成熟，但模拟电路(包括模拟/数字信号混合电路)的重要性仍不减反增。譬如说，要将丰富的声音、图像以低失真、高品质的方式取样转换为电子信号，就需要高性能、高速度的模拟至数字转换转换器，而模拟至数字转换器就属于模拟电路(包括模拟/数字信号混合电路)的一种。另外，以高速传输的电子信号(譬如说是高速无线网络的信号)或从存储媒体(如磁盘)中存取到的电子信号也都趋向于模拟电子信号，需要以模拟电路(或称混合信号电路，mixed signal circuit)来加以处理。事实上，所有电子信号(即使是数字电子信号)的本质都是模拟信号，而模拟电路能掌握电子信号的模拟特性，也因此，发展高性能/高速度的模拟电路及相关结构仍然是现代信息厂商最重视的研发关键之一。

如本领域技术人员所知，数字电子信号是依据不同的信号幅值范围来划分数字电子信号所携载的信息。譬如说，若电子信号的大小在某一较低的电平范围中，则其携载的为数字“0”；若电子信号的大小在另一较高的电平范围中，则可将其携载的信息判读为数字“1”。相较之下，模拟电子信号的信号大小本身就代表了独特的对应信息；当模拟电子信号的大小连续性地由低变高时，其所携载的信息也就会连续地改变。也因此，模拟电路通常较为重视其所能处理的信号摆动(swing)范围；换句话说，模拟电路的电路结构应能容许较大的信号摆动范围，以广纳信号摆动范围中的各种对应信息。当然，信号摆动范围最基本的限制就是电路的偏置电压；模拟电路的偏置电压越大，其所能容许的信号摆动范围通常也较大。因此，在现行的公知技术中，模拟电路也就常被偏置在较高的电压。

一般来说，高偏置的电路要由大尺寸的元件(如具有厚栅极氧化层的金属氧化物半导体晶体管)来构成；厚氧化层的元件/晶体管能耐受较高的偏置环境。不过，以厚氧化层的元件/晶体管来构成模拟电路也有缺点：厚氧化层的元件/晶体管速度较慢、占用的布局面积较大、消耗的功率也较多。为了增进模拟电路的速度，现行的公知技术也尝试在模拟电路中引进尺寸缩减(scaled down)的小尺寸元件，如具有薄栅极氧化层的金属氧化物半导体晶体管。小尺寸元件的速度较高，功率消耗较少，布局面积也较小。关于这种公知技术，请参考图1；图1示意的是一公知的模拟电路结构，譬如说是一公知混合式双种栅极的模拟至数字转换器100。在此公知的模拟电路结构中，公知技术是采用单一的高电压偏置环境(如3.3伏)，也因此，公知模拟电路中的大部分元件都是适用于高偏置环境的厚氧化层晶体管，譬如说是适用于3.3伏的0.35微米元件。如在图1中，电路120与140均是以这类大尺寸元件来形成的。不过，为了弥补厚氧化层晶体管较慢的反应速度，公知技术也尝试使用了少数的薄氧化层晶体管，譬如说是0.18微米元件。如图1中的电路160，即是以少数个小尺寸元件所组成的电路。

虽然图1中的公知技术尝试在模拟电路中引进小尺寸元件，但是，如本领域技术人员所知，薄氧化层晶体管通常仅能适用于较低的偏置环境。譬如说，薄氧化层晶体管的栅极氧化层较薄，不能耐受较高偏置环境下的信号，只能运用于较低的偏置环境。然而，如图1所示，由于公知模拟电路中只有提供高电压的偏置环境，故当公知技术要引进小尺寸元件时，这些薄氧化层晶体管还必需以大尺寸元件来加以保护，不能直接获取偏置电源，亦即，0.18微米的小尺寸元件适用的偏置电压为1.8伏，不能直接获取3.3伏的偏置电源，必需在0.35微米元件的保护下才能运作。这样一来，小尺寸元件的应用范围在模拟电路设计中就会大受限制，小尺寸元件无法大量地被运用，也就无法显著提升模拟电路的整体效能。

发明内容

本发明提出一种崭新的模拟电路结构及相关方法，其针对不同尺寸的元件直接提供不同的偏置电压，使不同尺寸的元件/晶体管能充分发挥各自的特性，有效提升模拟电路的整体效能，并克服公知模拟电路结构的缺点。

本发明还提出一种多偏置多种栅极的模拟电路结构，其包含有：多个偏置于一第一电压的第一类元件；以及多个偏置于一第二电压的第二类元件，而第二电压不同于第一电压，在所述模拟电路结构中，以多个第一类元件形成逻辑块，而以多个第一类元件与第二类元件形成涉及模拟功能的块。譬如说，第一类元件可以是薄氧化层晶体管(如0.18微米元件)，第一电压则用来提供低电压的偏置环境(如1.8伏)；第二类元件则可以是厚氧化层晶体管(如0.35微米元件)，第二电压则用来提供高电压的偏置环境(如3.3伏)。也就是说，第一类元件可以是在0.18微米制造下根据0.18微米规范(以0.18微米为基本线宽的电路规范)所实施的薄氧化层金属氧化物半导体晶体管/元件，第二类元件则可以是同一制造下根据0.35微米规范(以0.35微米为基本线宽的电路规范)以不同制造步骤所实施出来的厚氧化层金属氧化物半导体晶体管/元件。由于本发明会针对不同尺寸的元件/晶体管分别提供适用的偏置电压，故可充分运用不同尺寸的元件，让不同尺寸的元件/晶体管可各自发挥其特性：薄氧化层晶体管能充分发挥其快速、低功率消耗的特性，厚氧化层晶体管则能支持较大的信号摆动范围。在不牺牲信号摆动范围的情形下，本发明模拟电路(包括模拟/数字信号混合电路，analog/digital mixedsignal)充分运用薄氧化层元件(晶体管)的特性来增加其信号处理效能，并减少功率消耗与布局面积。本发明的电路结构实现高性能模拟电路一包括模拟/数字信号混合电路等用来接收/发出/处理模拟信号的电路，譬如说是模拟至数字转换器。

本发明还提供一种信号处理电路，其包含有多个流水线单元，各流水线单元中包含有多个偏置于一第一电压的第一类元件与多个偏置于一第二电压的第二类元件，且第二电压不同于第一电压。就如前述，此第一类元件可以是薄氧化层晶体管(如0.18微米元件)，第一电压则用来提供低电压的偏置环境(如1.8伏)。第二类元件则可以是厚氧化层晶体管(如0.35微米元件)，第二电压用来提供高电压的偏置环境(如3.3伏)。更明确地说，在各流水线单元中，可利用多个第一类元件与第二类元件混合形成一输入电路(并偏置于第一电压与第二电压)、以多个第一类元件与第二类元件混合形成一输出电路(并偏置于第一电压与第二电压)，并以多个第一类元件形成一核心电路(并偏置于第一电压)。其中，输入电路与输出电路可分别用支持来高摆动(swing)范围的信号接收及发出，连接在输入电路及输出电路间的核心电路则可根据输入电路接收的信号进行信号处理，并将信号处理的结果由输出电路输出。上述信号处理电路可以是一模拟电路(包括模拟/数字信号混合电路)，其可接收或发出或处理模拟信号。

譬如说，在各流水线单元中，可利用多个第一类小尺寸元件与第二类大尺寸元件形成一取样维持(S/H，Sampling/Holding)电路与一输出放大电路，并以多个第一类小尺寸元件形成一核心电路。取样维持电路与输出放大电路分别做为流水线单元中的输入电路与输出电路，分别用来接收及发出高摆动(swing)范围的信号，而核心电路连接在取样维持电路及输出放大电路之间，用来根据取样维持电路接收的信号进行信号处理，并将信号处理的结果由输出放大电路输出。更明确地说，此一核心电路可包括有一个以第一类小尺寸元件形成的模拟至数字转换单元，一个以第一类小尺寸元件形成的数字至模拟转换单元以及一个以第一类小尺寸元件形成的信号合成电路。模拟至数字转换单元可根据取样维持电路的输出而提供一数字信号；数字至模拟转换单元可将数字信号转换为一模拟信号而输出至输出放大电路；而信号合成电路则可实施一加法节点，其可将模拟信号与取样维持电路的输出结合(相减，或称减法器)。

配合上述的流水线单元，做为流水线式模拟至数字转换器(pipeline ADC)的上述信号处理电路还可另外设有多个延迟单元及一纠错电路。其中，各延迟单元对应于一流水线单元，每一延迟单元可将对应流水线单元的数字信号延迟；而纠错电路则可根据各延迟电路延迟后的信号而提供一数字输出信号。利用本发明技术构思所构成的流水线式模拟至数字转换器能充分结合小尺寸元件与大尺寸元件的各所述优点，不仅信号摆动范围大，也能充分发挥小尺寸元件高速、低功率消耗的特性，有效增进流水线式模拟至数字转换器的效能。以一实例来说，本发明所实施的模拟至数字转换器可使处理速度增加约20％，功率消耗则可减少约30％。

本发明还提供一种实施(包括设计/制造)一模拟电路的方法，该方法包括有下列步骤：在该模拟电路中实施一第一电路；以及在该模拟电路中实施一第二电路；其中，该第一电路及该第二电路偏置于不同电压，该第一电路具有一第一种类的多个元件，且该具有第二电路具有一第二种类的多个元件，以及以多个第一类元件形成逻辑块，而以多个第一类元件与第二类元件形成涉及模拟功能的块，该第一电路具有一第一种类的多个元件，且该具有第二电路具有一第二种类的多个元件，以及以多个第一类元件形成逻辑块，而以多个第一类元件与第二类元件形成涉及模拟功能的块。在上述步骤中，当要实施不同种类的元件时，以不同氧化层厚度的金属氧化物半导体晶体管来分别实施不同种类的元件。等效上来说，这些不同种类的元件，就是以不同尺寸规范来分别实施的元件，也就是在同一制造中分别以不同制造步骤形成不同种类的元件，譬如说是在0.18微米制造中以不同制造步骤所分别形成的0.35微米元件(厚氧化层晶体管)与0.18微米元件(薄氧化层晶体管)就是不同种类的元件。对这些不同种类的元件，本发明分别提供不同的偏置，如以3.3伏来偏置0.35微米元件/以1.8伏来偏置0.18微米元件，这样就能使不同种类的元件充分发挥各自的特性，增进模拟电路(包括模拟/数字信号混合电路)的整体效能与特性。

附图说明

图1为显示公知技术的模拟至数字转换器的模拟电路结构。

图2为本发明模拟电路结构的示意图。

图3为本发明模拟电路结构的实施示意图。

图4系以本发明模拟电路结构来建立一流水线式模拟至数字转换器的示意图。

图5为本发明模拟电路以不同配置来为不同尺寸元件安排不同偏置的示意图。

图6显示根据本发明的较佳具体实施例的实施模拟集成电路的方法流程图。

主要元件符号说明

100、200、300    模拟电路

120、140、160、220、240、320、340    电路

400    数字至模拟转换器

410    流水线单元

420    延迟单元

430    数字纠错电路

510    取样维持电路

520    模拟至数字转换单元

530    数字至模拟转换单元

540    信号合成电路

550    输出放大电路

610、620步骤

Sd(j)、Sa(j)、Vin  信号

具体实施方式

请参考图2；图2是以一模拟电路200为例来说明本发明模拟电路结构的示意图。模拟电路200包含不同氧化层厚度的晶体管/元件，并针对各不同种类的元件分别提供不同电压的偏置，使各类元件能充分发挥其特性。如在图2的例子中，模拟电路200可以包括有大尺寸/厚氧化层的元件/晶体管以及小尺寸/薄氧化层的元件/晶体管，以这两种不同种类的元件/晶体管来设计一混合式双种栅极模拟电路。对应这两种不同种类的元件/晶体管，模拟电路200提供了两种不同电压的偏置；电压较低的偏置环境用来向薄氧化层的元件/晶体管提供偏置，电压较高的偏置环境用来向厚氧化层的元件/晶体管提供偏置。由薄氧化层的元件/晶体管所构成的电路240可偏置于较低的电压，由厚氧化层的元件/晶体管(或是混合由小尺寸元件与大尺寸元件)构成的电路220则可偏置于较高的电压。在这种偏置结构下，小尺寸元件的电路240就能充分发挥其高速、低功率消耗的特性，而大尺寸元件的电路220则具有较大的信号摆动范围。

以实例来说，在图2中的小尺寸元件可以是0.18微米的元件/薄栅极氧化层的金属氧化物半导体晶体管，其可被偏置于较低的1.8伏。在这种偏置下，0.18微米的元件可直接连接在1.8伏偏置电源，直接获取偏置电源，不需经由厚氧化层/大尺寸元件间接获取电源。也因此，本发明的模拟电路结构能采用更多的小尺寸元件来改善模拟电路的整体性能，使运作速度加快，降低功率消耗，减少布局面积并提升元件集成度。相对地，大尺寸元件则可以是0.18微米制造下的0.35微米元件/厚栅极氧化层的金属氧化物半导体晶体管；这类元件可直接被偏置于较高的3.3伏。在此高偏置环境下，大尺寸元件所构成的电路能容许较大的信号摆动范围，以广纳模拟信号在其信号摆动范围中的各种对应信息。

图3为进一步具体的实施例来说明本发明的模拟电路结构。模拟电路300中的逻辑块(电路340可包含如各种逻辑门、反相器)较佳地为薄氧化层晶体管(例如0.18微米元件)；这些小尺寸元件会被偏置在较低的电压(如1.8伏)。而一些涉及模拟功能的块(即电路320)则可用厚氧化层晶体管混合薄氧化层晶体管一起来建立；对应地，这些流水线单元会混合由高电压与低电压(如3.3伏与1.8伏)适当偏置。举例而言，电路320中可包括有模拟放大器(如差动运算放大器)，此放大器的前级放大电路可由偏置于低偏置的小尺寸元件来构成，而后级放大电路则可由偏置于高电压的大尺寸元件来构成；这样一来，此放大器就能兼顾运作速度与输出信号的信号摆动范围。

由图3的讨论可知，本发明不仅是在逻辑块中运用小尺寸/低偏置的元件，也会在情况允许下适当地在模拟块(如前述的放大器)中采用小尺寸/低偏置的元件，而进一步增进本发明模拟电路的效能，使本发明整体电路的速度更快、效能更高，消耗的功率却更低，也不会牺牲高偏置环境下应有的信号摆动范围。

图3的模拟电路可以是一模拟至数字转换器。以本发明技术构思来构成高性能模拟至数字转换器的进一步实施情形可参考图4。图4是以流水线式模拟至数字转换器400为例来说明。流水线式模拟至数字转换器400具有多级(第1级至第N级)串连的流水线单元410，能彼此互相交换信号，也就是由前一级流水线单元410接收模拟信号，并在信号处理后将模拟信号输出至次一级流水线单元410。模拟输入信号Vin可输入至第1级流水线单元410；而在各流水线单元410(譬如说是第j级流水线单元，j＝1...N)中，可分别设有取样维持电路510、模拟至数字转换单元520、数字至模拟转换单元530、信号合成电路540及放大输出电路550。取样维持电路510可视为流水线单元410的输入电路，其可对前一级流水线单元410所输出的模拟信号进行取样。模拟至数字转换单元520、数字至模拟转换单元530及信号合成电路540可联合构成出一信号核心电路。取样维持电路510取样的结果会由模拟至数字转换单元520转换为(K+1)位的数字信号Sd(j)(其中K为一常数)。数字信号Sd(j)会再由数字至模拟转换单元530转换为模拟信号Sa(j)。而信号合成电路540就可实施一加法节点，将此信号Sa(j)与取样维持电路510的输出相合成(相减，或视为减法器)。合成的信号会由输出放大电路550输出至次级流水线单元410，故此输出放大电路550可视为流水线单元410的输出电路。

对应于各流水线单元410，转换器400中也有多个延迟单元420，其可将各流水线单元410的数字信号延迟并传输至一数字纠错电路430。根据各延迟单元420所传来的数字信号，数字纠错电路430就能输出模拟至数字转换后的数字输出信号。

在以本发明的电路结构构思来实施数字至模拟转换电路400时，各延迟单元420及纠错电路430较佳地施用小尺寸/低偏置的元件(譬如说是0.18微米/偏置于1.8伏的薄氧化层晶体管)来组织建立。而在各个流水线单元410中，涉及模拟信号输入/输出的取样维持电路510与输出放大电路550较佳地施用混合元件来建立，也就是混合以不同尺寸/不同偏置的不同种类元件(譬如说，混合以0.18微米/偏置于1.8伏的薄氧化层晶体管与0.35微米/偏置于3.3伏的厚氧化层晶体管)来实施此两个电路。至于各流水线单元410的核心电路，包含模拟至数字转换单元520、数字至模拟转换单元530及信号合成电路540，皆可施用小尺寸/低偏置的元件(譬如说是0.18微米/偏置于1.8伏的薄氧化层晶体管)，并将小尺寸元件直接偏置于低电压，这些小尺寸元件就能充分发挥其快速、低功率消耗的特性，增进信号处理的效能。而偏置于高电压的大尺寸元件则能适当地维持模拟信号处理所偏好的高信号摆动范围。综合这些特性优点，本发明的电路结构构思将能实施出高效能/低功率消耗的高性能模拟至数字转换器与其他各种模拟电路。举例而言，相较于公知技术的模拟至数字转换器，本发明所实施的模拟至数字转换器可使处理速度增加约20％，功率消耗则可减少约30％。

在将本发明结构实施于芯片中时，可利用各种不同的电源配置来为本发明电路中的不同尺寸元件分别提供不同的偏置。图5显示以两种电源配置实施例来示意本发明为不同尺寸元件安排不同偏置电源的情形，在图5的配置A中，芯片上可设有多个外接电源端口(各电源端口可以由一或多个电源引脚(power pin)、电源连接焊点(power pad)及/或电源球连接点(power ball)来实施)，各组独立的外接电源端口分别用来外接在不同的外接偏置电源，而本发明电路中的不同尺寸元件就可由这些不同的外接电源端口分别取得各自的偏置电源。一般来说，当芯片要安装在电路板上时，电路板上本身多已安装稳压电路(或稳压芯片)以提供多组不同电压的偏置电源，而配置A的芯片就可直接由不同外接电源端口分别接收不同电压的偏置电源。

在图5的配置B中，芯片可以只设有单一一种外接电源端口以外接于单一电压的外接电源，但芯片内部可另设有一电压调整电路(regulator)，其可利用外接电源端口提供的偏置电源产生其他种不同电压，以为不同尺寸的元件提供不同电压的偏置，在配置B中，芯片只有一电源端口来接受3.3伏的外接偏置电源，但芯片中的内部电压调整电路可利用此3.3伏偏置产生另一个1.8伏偏置。如此一来，本发明电路中的0.35微米元件就可直接偏置于3.3伏，而0.18微米元件则可直接偏置于电压调整电路提供的1.8伏电源。

图6显示根据本发明的较佳具体实施例的实施模拟集成电路的方法流程图，在步骤610，在模拟集成电路中实施具有第一种类的多个元件的第一电路；在步骤620，在模拟集成电路中实施具有第二种类的多个元件的第二电路；第一电路及第二电路偏置于不同电压。实施不同种类的元件时，在同一制造中分别以不同制造步骤形成不同种类的元件。举例而言，在0.18微米制造下，第一电路包含多个0.18微米元件，第二电路包含多个0.35微米元件，第一电路直接偏置于1.8伏电源，而第二电路直接偏置于3.3伏。

总结来说，在本发明所揭示的模拟电路结构中，使不同氧化层厚度/经历不同制造步骤的元件/晶体管分别偏置于不同的偏置电源。在公知技术中，公知模拟电路配置仅为大尺寸元件配置高电压偏置环境，即使引入了少数的小尺寸元件，这些小尺寸元件也因为没有适当的偏置环境而有运用上的限制，无法被广泛、大量地采用，也就无法充分发挥其快速、低功率消耗的特性。相较的下，本发明的模拟电路构成为不同尺寸的元件分别安排独立的偏置环境，以解除小尺寸元件的运用限制，使本发明模拟电路能大量采用小尺寸元件，并使小尺寸元件的特性与优点能充分发挥。再加上大尺寸元件所能容许的高信号摆动范围，本发明模拟电路就可在不影响信号摆动范围的情形下有效增进模拟电路的效能，降低模拟电路的功率消耗，减少模拟电路所需的布局面积，提高其集成度。在0.18微米制造提供了0.18微米元件与0.35微米元件(即双种栅极-双种厚度栅极的半导体制造)；就如前述各实施例所讨论的，本发明利用1.8伏/3.3伏来分别偏置0.18微米元件与0.35微米元件以提升模拟电路的特性；随着半导体制造的持续进步，在同一制造中实施多种不同氧化层厚度的元件/晶体管的制造技术，使模拟电路中不同种类元件可各自发挥其特性，并提升模拟电路的整体特性。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。

Claims (9)

1.一种信号处理电路，其包含有：

多个流水线单元，各流水线单元中包含有：

多个偏置于一第一电压的第一类元件；以及

多个偏置于一第二电压的第二类元件，且该第二电压不同于该第一电压，

其中，在各流水线单元中，以多个第一类元件与第二类元件形成一输入电路及一输出电路，并以多个第一类元件形成一核心电路；该输入电路与该输出电路分别用来接收及发出高摆动范围的信号，而该核心电路连接在该输入电路及该输出电路之间，用来根据该输入电路接收的信号进行信号处理，并将信号处理的结果由该输出电路输出。

2.如权利要求1所述的信号处理电路，其为一模拟电路，用以处理一模拟信号。

3.如权利要求1所述的信号处理电路，在各流水线单元中，所述输入电路为一取样维持电路，所述输出电路为一输出放大电路。

4.如权利要求3所述的信号处理电路，其中，该核心电路包含有：

一个以多个第一类元件形成的模拟至数字转换单元；其可根据该取样维持电路的输出而提供一数字信号；

一个以多个第一类元件形成的数字至模拟转换单元；其可将该数字信号转换为一模拟信号；以及

一个以多个第一类元件形成的信号合成电路，其可将该模拟信号与该取样维持电路的输出结合。

5.如权利要求3所述的信号处理电路，当其作为流水线式模拟至数字转换器时还包含有：

多个延迟单元，各延迟单元对应于一流水线单元，每一延迟单元可将对应流水线单元的数字信号延迟；以及

一数字纠错电路，其可根据各延迟电路延迟后的信号而提供一数字输出信号。

6.如权利要求5所述的信号处理电路，其中，各延迟单元与该纠错电路以多个第一类元件所形成。

7.如权利要求1所述的信号处理电路，其中该第一类元件为薄氧化层的金属氧化物半导体晶体管，而该第二类元件为厚氧化层的金属氧化物半导体晶体管，且该第二电压大于该第一电压。

8.如权利要求7所述的信号处理电路，其中该第一类元件符合小尺寸规范的电子元件，而该第二类元件符合大尺寸规范的电子元件。

9.如权利要求1所述的信号处理电路，其中该第一类元件与该第二类元件在同一制造中分别经历不同制造步骤所形成的。

Images