CN1968426B

CN1968426B - 一种控制管理用户板语音编解码芯片的装置

Info

Publication number: CN1968426B
Application number: CN200510115267A
Authority: CN
Inventors: 黄光霞
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2005-11-15
Filing date: 2005-11-15
Publication date: 2010-05-05
Anticipated expiration: 2025-11-15
Also published as: CN1968426A

Abstract

本发明公开了一种控制管理用户板语音编解码芯片的装置，包括：主控板上的微处理器；用户板语音编解码芯片上的串行总线接口，所述微处理器还包括一与所述语音编解码芯片的串行总线接口相连的串行总线接口，用于控制和管理语音编解码芯片。采用本发明实现了主控板通过其微处理器的A/D总线或高性能的串行总线接口对CODEC芯片进行直接的控制和管理；实现了用户板上无CPU化，用户板的设计不需要带有微处理器以及该处理器与主控板通信的电路部分，从而简化了电路设计，大大降低了已有设计的器件成本；实现了主控板对CODEC芯片的更直接的控制和管理，省去了主控板与用户板之间的通信环节，大大提高了管理效率。

Description

一种控制管理用户板语音编解码芯片的装置

技术领域

本发明涉及通信技术领域，尤其涉及通信系统中对用户板的控制和管理的装置。具体涉及一种控制管理用户板语音编解码芯片的装置。

背景技术

在程控交换机以及接入网系统设备中，其模拟用户板上大量采用了一种语音编解码(CODEC)芯片，它与用户接口电路(SLIC)一起完成模拟用户电路BORSCHT的7项基本功能：馈电(Batterry)功能、过压保护(Over Voltage Protection)功能、振铃(Ringing)功能、监视(Supervision)功能、编解码(Codec)功能、二/四线混合转换(Hybrid)功能、测试(Test)功能。

这些功能的实现需要微处理器(CPU)对CODEC芯片进行控制和管理。由于在行业标准里，CODEC芯片只支持串行总线的微处理器接口，而不支持常见的微处理器地址/数据(A/D)并行总线接口，使得一些微处理器无法直接通过其A/D并行总线对CODEC芯片进行控制和管理。

目前比较通用的设计是，每个模拟用户板采用一个单片机作为微处理器，通过它的串口来控制和管理CODEC芯片，同时单片机微处理器还需要通过高级数据链路控制(HDLC)电路或者其它方式的通信电路与主控板进行通信，主控板通过用户板上的单片机处理器来间接的控制和管理用户板上的CODEC芯片。

如图1所示，一个主控板模块101的微处理器可以同时控制和管理M(M＞＝1)块用户板模块102，所有用户板模块102本身都带有微处理器模块和通信模块，主控板模块101与用户板模块102之间，通过一组HDLC通信或者其它通信总线COMM_BUS 103连接，实现对用户板模块102上的CODEC芯片进行读写控制和管理。

这种设计的缺点是：一方面，要求系统为每个用户板配备一个单片机微处理器和一个HDLC通信电路或者其它方式的通信电路，例如，一个接入网机框如果配备12块用户板，则整个系统的用户板需要配备12个单片机微处理器和12个HDLC通信电路或者其它方式的通信电路，整个系统电路设计复杂，成本增加；另一方面，主控板只能通过HDLC通信电路或者其它方式的通信电路与用户板上的微处理器通信的方式来间接的控制和管理用户板上的CODEC芯片，不能直接对用户板上的CODEC芯片进行控制和管理，软件处理复杂，而且管理效率低。

发明内容

有鉴于此，本发明的主要目的是在于提出一种控制管理用户板语音编解码芯片的装置，使其既能降低电路设计的复杂度，节省电路设计的器件成本，又能提高对CODEC芯片的控制和管理效率。

本发明具体是这样实现的：

一种控制管理用户板语音编解码芯片的装置，包括：

主控板上的微处理器；

用户板语音编解码芯片上的串行总线接口；

其中，所述微处理器还包括一与所述语音编解码芯片的串行总线接口相连的串行总线接口，用于控制和管理语音编解码芯片；

所述用户板语音编解码芯片上的串行总线接口与所述微处理器上的串行总线接口之间包括以下电路信号：串行数据信号、时钟信号、语音编解码芯片片选信号、板选信号、语音编解码芯片地址选择信号。

所述微处理器包括的串行总线接口，通过微处理器的地址/数据并行总线接口，与之相连的串并/并串转换电路实现，用于微处理器的地址/数据并行总线接口与语音编解码芯片的串行总线接口相连。

所述微处理器包括的串行总线.接口，通过微处理器的高性能的串行总线接口，与之相连的驱动电路实现，用于微处理器的高性能的串行总线接口与语音编解码芯片的串行总线接口相连。

本发明提供的装置进一步具有以下特点：

所述串行数据信号，主控板和用户板之间的双向信号；

所述时钟信号，主控板输出给用户板；

所述语音编解码芯片片选信号，主控板输出给用户板；

所述板选信号，主控板输出给用户板，通过所述板选信号来选择具体某一用户板；

所述语音编解码芯片地址选择信号，主控板输出给用户板，通过语音编解码芯片地址选择信号的译码来选择该用户板上具体某一语音编解码芯片。

采用本发明所述装置，具有以下优点：

1、实现了主控板通过其微处理器的A/D总线或高性能的串行总线接口对CODEC芯片进行直接的控制和管理；

2、实现了用户板上无CPU化，用户板的设计不需要带有微处理器以及该处理器与主控板通信的电路部分，从而简化了电路设计，大大降低了已有设计的器件成本；在对成本最为敏感的用户板来说，这个优点更为突出；

3、实现了主控板对CODEC芯片的更直接的控制和管理，省去了主控板与用户板之间的通信环节，大大提高了管理效率。

附图说明

图1是本发明之前的总体设计框图；

图2是本发明所述装置的总体设计框图；

图3是本发明中将微处理器的A/D并行总线与CODEC的串行总线进行互相转换的串并/并串转换电路框图；

图4是本发明中用户板的电路框图；

图5是本发明中主控板的微处理器对M(M＞＝1)块用户板的N(N＞＝1)个CODEC芯片的控制和管理的流程图。

具体实施方式

下面结合附图对技术方案的实施作进一步的详细描述：

为了达到上述目的，本发明提供了一种新型的控制管理用户板CODEC芯片的装置，主要包括以下关键内容：主控板通过其微处理器的A/D总线或者高性能的串行接口总线对用户板上的CODEC芯片进行直接的控制和管理，而用户板上的设计不需要带有微处理器以及该微处理器与主控板通信的电路部分，从而实现用户板上实现无CPU化。对应本发明提供的这种新型控制管理用户板CODEC芯片的实现装置主要包括以下部分：

1)用户板侧只提供用于控制和管理的串行总线接口，不需要带有微处理器以及与主控板通信的电路部分；

2)主控板侧提供用于控制和管理CODEC芯片的串行总线接口，由微处理器的A/D总线或者高性能的串行总线接口经过转换或者驱动实现；

3)主控板侧的用于控制和管理CODEC芯片的串行总线接口，如果是通过微处理器的A/D并行总线转换实现，则需要增加一个串并/并串转换电路，其作用是将微处理器的A/D并行总线与CODEC芯片的串行总线互相转换；如果是通过微处理器的高性能的串行总线接口实现，则只需要增加简单的驱动电路即可。

图2示出了本发明所述装置的总体设计框图。

从总体设计框图可以看出，一个主控板模块201的微处理器可以同时控制和管理M(M＞＝1)块用户板模块202，所有用户板模块202本身没有微处理器模块和通信模块。主控板模块201与用户板模块202之间通过一组串行总线接口连接，实现对用户板模块202的CODEC芯片进行读写控制和管理。图2所示本发明提供的用户侧和主控板侧的用于控制和管理CODEC芯片的这组串行总线接口包括以下信号：

1)串行数据信号DI/O 203，主控板和用户板之间的双向信号，属于CODEC芯片标准的串行总线接口信号；

2)时钟信号DCLK 204，主控板输出给用户板，属于CODEC芯片标准的串行总线接口信号；

3)CODEC芯片片选信号CS 205，主控板输出给用户板，属于CODEC芯片标准的串行总线接口信号；

4)板选信号BS[M:1]206，主控板输出给用户板，通常一个主控板要控制M(M＞＝1)个用户板上的CODEC芯片，所以通过这组板选信号BS[M:1]来选择M块用户板中的一块；

5)CODEC芯片地址选择信号QA[k:1]207，主控板输出给用户板，通常一块用户板上设计有N(N＞＝1)片CODEC芯片，所以通过CODEC芯片地址选择信号QA[k:1]的译码来选择该用户板上的某一个CODEC芯片；这里k(k＞＝1)取决于用户板上CODEC芯片的数目N，例如，一块32路用户板有N＝8个CODEC芯片，则k＝3；一块64路用户板有N＝16个CODEC芯片，则k＝4。

图3和图4分别示出了本发明中主控板侧和用户板侧的电路框图。其中图3给出了一种将微处理器的A/D并行总线与CODEC的串行总线进行互相转换的串并/并串转换电路框图，图4给出了用户板的电路框图。

如图3所示，串并/并串转换电路的功能是把微处理器的A/D并行总线转换成用于控制和管理用户板CODEC芯片的串行总线.具体的说，在对CODEC芯片写操作方向，把微处理器的并行数据总线D[7:0]301、地址总线A[p:0]302、片选信号CS_N 303、写信号WR 304、读信号RD 305经过并串转换为串行数据总线DIO 307；在对CODEC芯片读操作方向，把CODEC芯片送出的串行数据总线DIO 307经过串并转换为微处理器的并行数据总线D[7:0]301；同时，为用户板侧串行总线接口提供时钟信号DCLK 308、CODEC芯片片选信号CS 309、板选信号BS[M:0]310、CODEC芯片地址选择信号QA[k:0]311。其中时钟信号DCLK 308由时钟电路CLOCK 306提供，其频率依据具体型号的CODEC芯片的要求确定。

在本发明中，如果是通过微处理器高性能的串行总线接口，则需要一驱动电路，用于微处理器的高性能的串行总线接口与语音编解码芯片的串行总线接口相连，所述驱动电路可以采用公知的具体电路实现。

如图4所示，用户板的电路主要由多个用户接口电路SLIC 401和编解码电路CODEC 402以及用于控制和管理的串行总线接口电路组成，串行总线接口电路包括串行数据信号DIO404，时钟信号DCLK 405、CODEC芯片片选信号CS 406、板选信号BS 407、CODEC芯片地址选择信号QA[k:0]408以及一个译码电路模块403。译码电路模块403通过对CODEC芯片片选信号CS 406、板选信号BS 407、CODEC芯片地址选择信号QA[k:0]408的译码，产生用户板上某一个CODEC芯片的片选CS[n]409，使得主控板可以对其读写控制和管理。

下面结合图5说明一下本发明中主控板的微处理器对M(M＞＝1)块用户板的N(N＞＝1)个CODEC芯片的控制和管理的流程：

步骤501：流程开始；

步骤502：主控板选择需要控制和管理的用户板m(1＜＝m＜＝M)，设置BS[m]为有效，打开用户板m的板选，使其能够接受主控板控制；

步骤503：主控板通过设置QA[k:0]来选择用户板m上的N个CODEC芯片中的一个CODEC芯片n(1＜＝n＜＝N)。用户板上经过译码电路对CODEC芯片片选信号CS、板选信号BS[m]、CODEC芯片地址选择信号QA[k:0]的译码，产生CODEC芯片n的片选CS[n]，使得该CODEC芯片可以接受主控板的控制；

步骤504：主控板接着就可以通过串行数据信号DIO和时钟信号DCLK对该CODEC芯片n进行读写控制和操作，进行相关的管理；

步骤505：判断用户板m上的CODEC芯片是否都已经操作完毕：如果没有操作完，则执行步骤506，通过重新设置QA[k:0]选择用户板m上的CODEC芯片n’(1＜＝n’＜＝N)，返回执行步骤504；如果用户板m上的所有N个CODEC芯片都已经操作完毕，则执行步骤507；

步骤507：放弃选择用户板m，设置BS[m]为无效；

步骤508：判断系统中是否所有用户板上的CODEC芯片都已经操作完毕：如果没有操作完，则执行步骤509，通过重新设置板选BS[m’]选择用户板m’(1＜＝m’＜＝M)，返回执行步骤503；如果所有用户板都已经操作完毕，则执行步骤510，流程结束。

步骤510：流程结束或者开始新的一轮对用户板CODEC芯片的控制和管理。

主控板对用户板CODEC芯片的控制和管理，可以依照上面的流程跳跃式的有选择的对第m块用户板的第n个CODEC芯片进行，也可以按照先后顺序，依次对所有M块用户板上的N个CODEC芯片一一进行。

Claims

1.一种控制管理用户板语音编解码芯片的装置，包括：

主控板上的微处理器；

用户板语音编解码芯片上的串行总线接口，其特征在于：

所述微处理器还包括一与所述语音编解码芯片的串行总线接口相连的串行总线接口，用于控制和管理语音编解码芯片；

所述用户板语音编解码芯片上的串行总线接口与所述微处理器上的串行总线接口之间包括以下电路信号：

串行数据信号，为主控板和用户板之间的双向信号；

时钟信号、语音编解码芯片片选信号，为主控板输出给用户板的信号；

板选信号，主控板输出给用户板，通过所述板选信号来选择具体某一用户板；

语音编解码芯片地址选择信号，主控板输出给用户板，通过语音编解码芯片地址选择信号的译码来选择该用户板上具体某一语音编解码芯片。

2.如权利要求1所述的控制管理用户板语音编解码芯片的装置，其特征在于：

3.如权利要求1所述的控制管理用户板语音编解码芯片的装置，其特征在于：

所述微处理器包括的串行总线接口，通过微处理器的高性能的串行总线接口，与之相连的驱动电路实现，用于微处理器的高性能的串行总线接口与语音编解码芯片的串行总线接口相连。