CN1967774A

CN1967774A - 集成电路制造的扫描电子显微镜的样品结构及其制备方法

Info

Publication number: CN1967774A
Application number: CNA2005101105730A
Authority: CN
Inventors: 万旭东; 郭力奇; 王邕保
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2005-11-17
Filing date: 2005-11-17
Publication date: 2007-05-23
Anticipated expiration: 2025-11-17
Also published as: CN100481317C; US20070111518A1; US7989228B2

Abstract

本发明提供了一种使用校准基准的方法。该方法包括提供校准基准。在特定实施例中，校准基准具有衬底、一定厚度的具有边缘区域的材料；和部署在边缘区域上的均匀厚度的保形材料。基准还具有位于边缘区域上具有均匀厚度的上表面图样。该方法还包括使用上表面图样进行扫描电子显微镜的校准过程。

Description

集成电路制造的扫描电子显微镜的样品结构及其制备方法

技术领域

本发明涉及集成电路及其用于半导体器件制造中的加工方法。更具体地说，本发明提供了一种用于准备采用扫描电子显微镜进行成像以在集成电路器件的制造中进行分析的样品的方法和设备，但是应当认识到，本发明具有更广阔的应用范围。

背景技术

集成电路已经从单个硅晶片上制备的少数互连器件发展成为数以百万计的器件。传统集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。

日益增加的电路密度不仅提高了集成电路的性能和复杂度，还给消费者提供了更低的成本。集成电路或芯片制造设备可能花费数亿，甚至数十亿美元。每种制造设备都有一定的晶片产量，每个晶片在其上都有一定数目的集成电路。因此，通过使集成电路的各个器件更小，可以在每个晶片上制作更多的器件，从而增大了制造设备的输出量。使器件更小是非常有挑战性的，这是因为集成制造中所使用的每种工艺都是有极限的。也就是说，给定工艺一般只能工作到某一特征尺寸，然后就需要改变工艺或器件布图。另外，由于器件要求越来越快的设计，所以在某些传统的工艺和材料上存在工艺极限。此外，用于故障分析和其他目的的测试技术也受到越来越小的设计规则的限制。

存在基于给定特征尺寸的限制的工艺示例是通常用于扫描电子显微镜(通常称为SEM)的校准过程。传统的校准过程经常依赖于校准基准，校准基准由这些扫描电子显微镜的供应商提供。然而，这些基准存在限制。即，取决于用来制造基准的技术，这种基准经常有尺寸范围约为6纳米或者更大的误差。可以在本说明书特别是下文中找到传统校准基准的这些和其他的限制。

从以上内容可以看出，希望获得一种用于处理半导体器件的改进技术。

发明内容

根据本发明，提供了用于半导体器件制造中的处理集成电路的技术。更具体地说，本发明提供了一种用于准备采用扫描电子显微镜进行成像以在集成电路器件的制造中进行分析的样品的方法和设备，但是应当认识到，本发明具有更广阔的应用范围。

在特定实施例中，本发明提供了一种用于制造集成电路器件(例如，存储器、ASIC、微处理器、片上系统)的方法。该方法包括形成用于SEM工艺(例如CD SEM)的校准基准。用于形成校准基准的方法被用来校准用于集成电路制造的扫描电子显微镜。该方法包括提供包括表面区域的衬底(例如硅)，该衬底具有预定的平整度。该方法包括形成覆盖在表面区域上的一定厚度的材料。该一定厚度的材料具有一定厚度的表面区域。该方法包括在一定厚度的材料的一部分中形成具有第一深度的凹进区域。该凹进区域包括底部部分和边缘部分。

在优选实施例中，该方法形成覆盖在包括凹进区域、底部部分和边缘区域的一定厚度的材料上的均匀厚度的保形层。该方法还填充第一深度的一部分，从而使保形层表面低于该一定厚度的表面区域，以使得凹进区域具有从一定厚度的表面区域到保形层表面区域的第二深度。该方法以填充材料填充整个凹进区域到第二深度以形成最终的表面区域。该方法通过对一定厚度的表面区域曝光来平面化最终的表面区域以形成具有均匀厚度的图样。该方法选择性地去除一定厚度的材料的一部分和填充材料的一部分以从具有均匀厚度的图样中形成抬升的图样结构。在特定实施例中，抬升图样的高度超过了一定厚度的材料的表面区域。

在可替换特定实施例中，本发明提供了一种使用校准基准的方法。该方法包括提供校准基准。在特定实施例中，校准基准具有衬底、一定厚度的具有边缘区域的材料；和部署在边缘区域上的均匀厚度的保形材料。该基准还具有位于边缘区域上具有均匀厚度的上表面图样。该方法还包括使用上表面图样进行扫描电子显微镜的校准过程。

通过本发明，实现了许多优于传统技术的优点。例如，本技术提供了一种依赖于传统技术的容易使用的工艺。并且，上述方法提供的工艺与传统工艺技术相兼容，不用对传统设备和工艺进行实质的修改。优选地，根据特定实施例，本发明提供了一种校准基准，其可用来校准具有1纳米以及更小的偏差的临界尺寸。根据实施例，可以实现这些优点中的一个或多个。在本说明书特别是下文中，将详细描述这些以及其它优点。

参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。

附图说明

图1是根据本发明实施例使用校准样品的方法的简化流程图；和

图2到6图示了根据本发明实施例用于制作校准样品的方法。

具体实施方式

作为背景技术，我们在下面将简要提供扫描电子显微镜分析的概述。CDSEM是在半导体制造环境中用来测量印刷在硅晶片上的图样的图样尺寸(CD)的设备。CDSEM通过某一基准样品进行校准并匹配。通常会遇到两个问题，包括：(1)沿测量线的CD不均匀性，其中由于曝光工艺(例如，抗蚀剂的剖面、邻近效应和曝光束的干涉)会导致测量条有大的变化。这种变化将导致当测量位置沿CD条移动时，CDSEM校准基准会呈现不一致性。(2)当样品在测量期间暴露在电子束下时，电子将会对样品表面充电并改变所捕捉的图像，从而图样边缘的位置将随时间漂移。这种由于电荷引入的测量漂移使得利用制造设备中的多种工具进行的沿CDSEM的线性/空间测量的匹配导致了测量的不确定性(漂移和差的R&R)。

有好几种方式可以克服样品充电的问题：(1)以导电性更好的材料/衬底对电子放电，从而使电荷不会积累在一点上；(2)在可接受的CD变化(利用膜厚控制而不是传统的CD宽度控制)的范围内准备足够多的样品，从而使新的样品可以替代一个样品上被充电且不合格的点。

在半导体制造中，图样是通过微制版印刷和反应离子刻蚀来生成的。由于光学设备的分辨率和化学材料的限制，图样尺寸很难减小，即使在10微米的小范围内，小图样的CD控制的变化也可能高达5到10纳米。对于本发明中所述的方法，图样CD由保形层的厚度定义。沿CD测量条的CD均匀性由保形层沉积的均匀性确定。保形层在8英寸晶片上的一般变化为3％。因此1平方厘米区域中(微观范围)的均匀性可以低至0.3％，这对于130纳米图样来说对应于0.4纳米的CD变化。如果单个测量点占据了1000平方微米的区域，则在1平方厘米的芯片中有约100,000个样品。为了使上述发明在实际中可以有效工作，设计如下的统计测试程序。假定规范工艺下，CDSEM的目标值为c，CDSEM的方差为σ²(如果σ²未知，则我们可以采用30到50个样品点来估计，即，让样品基准偏差s＝σ)。通常要求CDSEM的测试样品的平均值应当在c-d和c+d之间。如果CDSEM是稳定的并且在统计控制下，则

d = t_{α / 2, n - 1} \frac{σ}{\sqrt{n}}

(当σ已知时)或者

d = t_{α / 2, n - 1} \frac{s}{\sqrt{n}}

(当σ未知时)，其中n是测试样品的尺寸，t_α/2，n-1是由α和n确定的t表值。通常，在半导体工业中，我们选择α＝0.05。从

d = t_{α / 2, n - 1} \frac{σ}{\sqrt{n}}

或

d = t_{α / 2, n - 1} \frac{s}{\sqrt{n}}

中，可以容易地计算出最小的测试样品尺寸n。从而，如果从尺寸n的测试样品中，CDSEM的平均值在c-d和c+d之间，则我们有95％的信心断言以上创建的CDSEM是稳定的，并且符合特定工艺。

一种根据本发明实施例利用校准基准操作扫描电子显微镜的方法可以简要概括如下：

1.提供校准基准，其具有衬底、一定厚度的具有边缘区域的材料、部署在边缘区域上的均匀厚度的保形材料和位于边缘区域上具有均匀厚度的上表面图样；

2.将校准基准插入到扫描电子显微镜中；

3.启动扫描电子显微镜的操作；

4.开始校准过程；

5.使用上表面图样进行扫描电子显微镜工艺的校准过程；

6.完成校准过程；以及

7.使用产品器件启动扫描电子显微镜的操作；

8.如所希望的，执行其他步骤。

上述步骤序列是根据本发明实施例的方法。如所示出的，根据本发明特定实施例，该方法提供了一种用于校准用于半导体器件的扫描电子显微镜工艺的方法。也可以提供其他可替换实施例，其中在不脱离所附权利要求范围的情况下加入了某些步骤、去除了一个或多个步骤或者以不同的顺序提供了一个或多个步骤。可以在本说明书特别是下文中找到本方法的另外细节。

图1是根据本发明实施例使用校准样品的方法的简化流程图100。该图仅是示例，不应当用来限制所附权利要求的范围。本领域普通技术人员应当认识到其他的变化、修改和替换。如图所示，本发明提供了一种根据本发明实施例使用校准基准操作扫描电子显微镜的方法。如图所示，该方法开始于步骤101。该方法包括提供校准基准，其具有衬底、一定厚度的具有边缘区域的材料、部署在边缘区域上的均匀厚度的保形材料和位于边缘区域上具有均匀厚度的上表面图样。可以在本说明书特别是下文中找到校准基准的另外细节。

在特定实施例中，该方法包括将校准基准插入(步骤105)到扫描电子显微镜中。该方法开始启动(步骤107)扫描电子显微镜的操作。该方法开始(步骤109)校准过程。在特定实施例中，该方法使用(步骤111)上表面图样进行扫描电子显微镜工艺的校准过程。在优选实施例中，上表面图样是高度精确的。取决于实施例，该方法检查(步骤113)校准过程是否是所希望的。如果不是所希望的，则该方法可经由分支121返回到步骤107。或者，该方法完成(步骤115)校准过程。

在特定实施例中，该方法使用产品器件或其他样品启动(步骤117)扫描电子显微镜工艺的操作。该方法继续操作扫描电子显微镜工艺。然后在步骤119，该方法停止。当然，也可以有其他的变化、修改和替换。

以上步骤序列提供了一种根据本发明实施例的方法。如所示出的，该方法使用了包括在制造半导体电路器件时使用扫描电子显微镜工艺中的校准样品的方式的步骤组合。也可以提供其他可替换的实施例，其中在不脱离所附权利要求范围的情况下加入了某些步骤、去除了一个或多个步骤或者以不同的顺序提供了一个或多个步骤。可以在本说明书特别是下文中找到本方法(包括制作本校准样品的方式)的另外细节。图2至6图示了根据本发明实施例用于制作校准样品的方法。这些图仅是示例，不应当用来限制所附权利要求的范围。本领域普通技术人员将认识到其他变化、修改和替换。如图所示，本发明包括用于制造集成电路器件的方法，其具有用于形成SEM处理的校准基准的方法。根据本发明的样品准备的工艺流程详述如下：

在特定实施例中，用于形成校准基准的方法包括提供包括表面区域的衬底201，该衬底具有预定的平整度。如图2所示，该方法包括形成覆盖在表面区域上的一定厚度的材料203，膜1即由材料203构成，其厚度至少为500埃。例如在一个实施例中硅晶片衬底上沉积约6000埃的膜1。在优选实施例中，该一定厚度的材料具有一定厚度的表面区域。

如图3所示，在特定实施例中，该方法包括在膜1的材料203的一部分中形成具有第一深度d1的凹进区域202。比如通过刻蚀膜1，使凹进区域202的尺寸w为5到10微米，并保持膜1的侧壁垂直；在特定实施例中，该凹进区域包括底部部分和边缘部分。底部部分202和边缘区域206如图3所示。在特定实施例中，该方法包括形成覆盖在包括凹进区域、底部部分和边缘区域的一定厚度的材料203上的均匀厚度的保形层205。这一均匀的厚度约300埃到约1微米之间。例如，本发明通过沉积膜2，使其厚度为CD测量样品的要求维度，例如，如果校准CDSEM的CD尺寸为130纳米，则在这一步中沉积1300埃的膜2；根据特定实施例，该方法还包括填充第一深度d1的一部分，使保形层膜2的表面低于该一定厚度的表面区域，以使得凹进区域具有从一定厚度的表面区域到保形层表面区域的第二深度d2。在特定实施例中，填充材料是多晶硅和/或具有希望厚度的其他相似材料。当然，也可以有其他变化、修改和替换。

如图4所示，在特定实施例中，该方法包括以填充材料401填充整个凹进区域到第二深度d2以形成最终的表面区域。比如在顶部沉积约8000埃的膜3；在特定实施例中，填充材料是介电材料，如二氧化硅、氮化硅、这些物质的任意组合和其他物质。如图5所示，该方法包括通过对一定厚度的表面区域曝光来平面化最终的表面区域501以形成具有均匀厚度(例如，300埃到约1微米)的图样。

在特定实施例中，平面化操作利用化学机械抛光工艺来进行，例如CMP晶片，直到膜1上的膜2被完全去除，并且实现了膜2的垂直侧壁；但是也可以用其他工艺。在特定实施例中，该方法还包括选择性地去除一定厚度的材料的一部分和填充材料的一部分以从具有均匀厚度的图样中形成抬升的图样结构603。例如浸泡晶片以去除约1000埃的膜1和膜3，从而使膜2的条在衬底上突出来。在优选实施例中，图样的变化不超过约1纳米。在优选实施例中，抬升图样的高度超过了一定厚度的材料的表面区域601。在特定实施例中，该高度至少为100埃，但是也可以为其他值。当然，也可以有其他变化、修改和替换。

还应当理解，这里所描述的示例和实施例只是出于示例性目的，本领域技术人员可以根据其进行各种修改或改变，这些修改或改变应当包括在本申请和所附权利要求的精神和范围内。

Claims

1.一种用于制造集成电路器件的方法，所述方法包括形成用于SEM工艺的校准基准，所述用于形成校准基准的方法包括：

提供一个包括表面区域的衬底，所述表面区域具有预定的平整度；

形成覆盖在所述表面区域上的一定厚度的材料，所述一定厚度的材料具有一定厚度的表面区域；

在所述一定厚度的材料的一部分中形成一个具有第一深度的凹进区域，所述凹进区域包括底部部分和边缘部分；

形成一个均匀厚度的保形层，所述保形层覆盖在包括所述凹进区域、底部部分和边缘部分的所述一定厚度的材料上，并且填充所述第一深度的一部分，使得保形层表面低于所述一定厚度的表面区域，以使得所述凹进区域具有从所述一定厚度的表面区域到所述保形层表面区域的第二深度；

以填充材料填充整个所述凹进区域到所述第二深度以形成最终的表面区域；

通过对所述一定厚度的表面区域曝光来平面化所述最终的表面区域以形成具有均匀厚度的图样；

选择性地去除所述一定厚度的材料的一部分和所述填充材料的一部分以从所述具有均匀厚度的图样中形成抬升的图样结构，所述抬升图样具有一个高度，所述高度超过了所述一定厚度的材料的表面区域。

2.如权利要求1所述的方法，其中所述高度至少为100埃。

3.如权利要求1所述的方法，其中所述衬底是半导体晶片。

4.如权利要求1所述的方法，其中所述均匀厚度的变化不超过1纳米。

5.如权利要求1所述的方法，其中所述保形层包括多晶硅材料。

6.如权利要求1所述的方法，其中所述填充材料选自氮化硅、二氧化硅或其他介电材料。

7.如权利要求1所述的方法，其中所述底部部分暴露了所述衬底的一部分。

8.如权利要求1所述的方法，其中所述凹进区域通过刻蚀工艺来形成。

9.如权利要求1所述的方法，其中所述平面化是化学机械抛光工艺。

10.如权利要求1所述的方法，其中所述图样是具有均匀厚度的线条。

11.一种使用校准基准的方法，所述方法包括：

提供校准基准，所述校准基准包括：

衬底；

一定厚度的具有边缘区域的材料；和

部署在所述边缘区域上的均匀厚度的保形材料；和

位于所述边缘区域上具有均匀厚度的上表面图样；以及使用所述上表面图样进行扫描电子显微镜的校准过程。

12.如权利要求11所述的方法，其中所述图样是具有均匀厚度的线条，所述均匀厚度的变化不超过1纳米。

13.如权利要求11所述的方法，其中所述保形材料包括多晶硅材料。

14.如权利要求11所述的方法，其中均匀厚度的范围为约300埃到约1微米。

15.如权利要求11所述的方法，其中所述一定厚度的材料是介电材料。

16.如权利要求11所述的方法，其中所述上表面被平面化。

17.如权利要求11所述的方法，其中所述衬底是硅。

18.如权利要求11所述的方法，其中所述一定厚度的材料至少为500埃。