CN1965240A - 晶片级光电测试装置及方法 - Google Patents

Abstract

一种用于在绝缘体硅(SOI)晶片结构中形成的光电器件的晶片级测试装置，其使用单光电测试元件来执行光和电测试。波束调向光学器件可在所述测试元件上形成，且用于帮助光探针信号和光耦合元件(例如棱镜耦合器、光栅)间的耦合，所述光耦合器件在所述SOI结构的顶部表面上形成。光测试信号此后被导引到在所述SOI结构的顶层中形成的光波导中。所述光电测试元件还包括多个电测试管脚，其放置成与所述光电器件上的多个焊接点测试位置接触，以及用于执行电测试操作。光测试信号结果可在所述SOI结构内转换成电表示，因此作为电信号返回到所述测试元件。

Description

晶片级光电测试装置及方法

相关申请的相互参照

本申请要求已于2004年3月8日提交的美国临时申请No.60/551,316的权益。

技术领域

本发明涉及晶片级测试的装置，更具体地，涉及使用单测试元件提供绝缘体硅(SOI)结构上形成的各元件的光学、电及光电测试的能力。

背景技术

在半导体工业中，处理相对大的硅晶片(直径一般约几英寸的数量级)来形成许多相同的集成线路。一旦晶片已被完全处理，其被切割成片以形成单独的集成线路。在大多数情况下，横跨晶片表面形成数以百计相同的线路。如果在切割之前，不测试单独线路的性能，那么“坏”芯片可能被进一步处理和封装，这浪费了宝贵的时间和钱财。

晶片级测试在半导体工业中是公知的，且传统上用于测量当仍为晶片形式的每一集成线路上的各种电参数，以验证该集成线路与预定的规格相符合。除了验证符合规格的能力外，集成线路工业中的晶片级测试具有识别工艺问题、提供通过/未通过标准、执行数据收集以及产生/运行对晶片的专门测试(例如，顾客指定的测试)的固有能力。

现在，单SOI结构上的集成电子和光学器件的越来越多的使用需要用于该电子和光学器件的晶片级测试的发展。这种晶片级测试需要测试焊点(test pad)/点形式的电输入/输出，以及耦合器、光纤等形式的光输入/输出。通常使用的用于将光耦合进SOI波导(例如，倒纳米锥和三维锥)的方法需要访问芯片(或小片(die))的边缘以耦合到波导结构。出版的D.E.Nikonov等人的美国专利6,859,587说明了用于测试晶片级别的光波线路的一示例性“边缘”耦合方法。在这种情况下，第一光纤耦合到光波线路的第一“边缘”，且用于将探针/测试光信号引进光波线路中。第二光纤耦合到该线路的相对“边缘”，且用于收集输出/测试光信号。对于线路的“边缘”访问的需要被认为是此特殊的晶片级光测试方法的严重的限制。

于2003年7月3日公开的美国专利申请公告2003/123793(“Johannessen”)说明了一种可选的“光探针”装置，其中通过去除所选区域中的线路材料的顶表面部分以获得对波导结构的访问，允许光探针被带到直接与该波导接触，来实现平面光波线路的测试。尽管此装置消除了对执行“边缘”接触的需要，然而此种装置被认为是“破坏性测试”，这是因为必须去除一部分线路来执行测试。明显地，当在晶片上的多个线路位置执行重复测试时，破坏性测试不是优选的选择。此外，不清楚此种光探针可用于亚微米尺寸的光波导，发现其对于单模通信应用的使用在增长。此外，这些现有技术的装置都需要在光探针和晶片间使用系数匹配(index matching)的流体(增加了关于测量重复性与污染问题)，以及提供仅光学测试；仍需要传统的电子“探针板(probe card)来分析和测试晶片上的电子器件。

因此，现有技术中需要将光学和电子测试组合到单一装置的晶片级测试方法。

发明内容

通过本发明来解决现有技术中保留的需要，本发明涉及晶片级测试的装置，更具体地，涉及使用单测试元件提供绝缘体硅(SOI)结构上形成的各元件的光学、电及光电测试的能力，有利地补充与电子部件的传统晶片级测试有关的知识体系。

根据本发明，光电测试元件被配置成包括光和电测试所需要的部件。如共同未决的申请(例如，参见，于2004年11约8日公布的美国公布的申请No.2004/0213518，或于2004年9月7日提交的序列号为10/935,146美国申请)的多种申请中所公开的，到光电芯片的亚微米尺寸的光波导(SOI层)的一部分的直接光耦合通过使用布置在所述SOI结构的表面上的光棱镜或光栅结构将光直接耦合进所述结构的SOI层来实现。在本发明的光电测试元件中可包括波束调向/成形光学器件，以及其用于提供进和出所述棱镜/光栅结构的有效耦合。多个电测试点(探针)以传统的模式在所述测试元件上形成，以执行所述SOI结构的期望的电测试。

在优选实施例中，可在所述SOI结构和所述光电测试元件的波束调向部分之间施加反馈信号，以相对所述SOI结构上的耦合元件来调整所述波束的位置。

使用光纤阵列，优选地偏振保持光纤，可耦合输入和输出光测试信号。外部透镜(或在光纤端面上形成的集成的透镜)可用于增加光耦合效率。使用自所述晶片的一或更多反馈信号来控制输入波长调谐，可执行所述调谐，以匹配在晶片表面上的正测试的波导模角度，因此增加了耦合效率。

在下面的论述中以及通过参考附图，本发明的其它和进一步的变更和方面将变得明显。

附图说明

现在参考附图，

图1在侧视图中示出本发明的示例性光电测试元件，该光电测试元件与待测试的SOI结构相连接，图1的实施例使用光棱镜提供测试元件和SOI结构间的耦合。

图2示出本发明的可替换光电测试元件，其包括在该测试元件内的波束调向/成形光学器件以帮助将光测试信号耦合到SOI结构中；

图3在侧视图中示出本发明的可替换光电测试元件，此实施例使用在SOI结构表面上形成的光栅来提供输入和输出耦合；

图4是本发明的示例性光电测试元件的俯视图；以及

图5示出了根据本发明的用于执行晶片级测试的示例性测试装置。

具体实施方式

如上简要所提，在用于基于SOI光学结构的光测试元件的发展中最大的挑战之一是，需要以可重复的方式可靠地将光束耦合进很薄的正测试的波导中。光进入薄的波导所需的角度已知为波导厚度和光信号的波长的强函数(即，需要好地控制进入SOI结构的光模角度以激发波导中的特征模)。本发明的一方面在于能够在一个范围“调谐”测试信号的波长，从而可以在可重复的基础上可靠地实现可接受的耦合。由于工艺变化会改变不同晶片的波导层的厚度，以及关联的衰逝耦合层(evanescent couplinglayer)的厚度，因此根据本发明的监测和“调谐”测试波长的能力被认为是光电部件的晶片级测试中的重要突破。

图1为用于使用根据本发明形成的光电测试元件10来提供晶片级光电测试的示例性装置的侧视图。测试元件10形成为支撑至少一个输入光探针11，在此情况下为包括透镜端面(lensed endface)13的光纤。应该理解，如下面图3中所具体示出的，可使用这样的透镜光纤的阵列来提供多个不同的光测试信号。返回参考图1，输入光探针11精确对齐，且固定在测试元件10内，从而探针11将进入的波束导引到正测试的晶片，示出为SOI结构20上。示出多个电子测试探针点16，也包括在测试元件10上，用于与SOI结构20上的多个电触点(例如，焊接点)34电耦合。应该理解，对于“晶片”测试，在单独的基础上，通常通过相对测试探针移动晶片的“步进和重复”方法来执行探测和测试每一分离的SOI结构。返回参考图1，示出SOI结构20包括硅衬底22、二氧化硅绝缘层24和相对薄(一般亚微米厚)的上硅表面层26(以下称为“SOI层26”)。在图1的具体实施例中，相对薄的衰逝耦合层28(包括具有比硅的折射系数小的折射系数的材料，例如二氧化硅和氮化硅)布置在SOI层26的所选部分之上，以及用于辅助光波信号进和出SOI层26的耦合。如图1所示，输入光棱镜30和输出光棱镜32布置在衰逝耦合层28的所选部分之上，以及用于耦合测试元件10和SOI结构20之间的光。

在本发明的优选实施例中，棱镜耦合器包括硅结构(例如，在分离的硅衬底上形成)，然后永久地固定到SOI结构20上，以及用于提供成品器件结构中的光耦合(以及进一步的测试)。本发明的此实施例的一方面在于，使用此永久的耦合结构还用作用于光电测试元件的光探针的一部分。可替换地，一个或更多棱镜结构可形成作为光电测试元件10上的一集成部件。

然后，根据本发明，通过使光电测试元件10与晶片上的所选区域(即图1所示的“所选”的SOI结构20)接触，来执行晶片级测试。光测试波束以预定的角度射入SOI结构20内的波导。通过监测耦合进SOI波导的信号的光功率，(例如，为补偿波导厚度的变化和/或测试元件构造的变化)可调谐输入测试信号的波长，以最佳化光测试信号到SOI波导中的耦合。一旦实现满意的输入测试信号功率，执行一系列光和电测试，其结果反馈给分析装置。使用传统“步进和重复”机制，晶片相对测试元件10移动，从而每一分离的SOI结构被研究。如果某一SOI结构未通过一个或更多测试(光和/或电)，那么可将晶片的那部分标记为“坏”(例如，使用磁性墨水标记该结构)，以及当该晶片被切割成多个分离的小片时，简单地抛弃其。另外，可产生并保持晶片的软件图以用于将来的参考，该晶片的软件图定义每一单独小片的测试结果。如上所述，本发明的测试元件的显著优点在于，通过使用相同的测试元件获得所有晶片级电、光和光电测试数据，因此大大降低了与晶片级测试过程有关的时间和费用。

图2示出光电测试元件10的可替换实施例，在此情况下其包括在测试元件10中的波束调向/成形光学器件，以及将自由空间光信号耦合进和耦合出测试元件。波束调向/成形光学器件的包括允许测试元件10和SOI结构20之间的波束方向、聚焦等的动态调整，其使用SOI结构20上的所收到的光功率测量结果来执行所述调整。在图2的实施例的一装置中，输入光测试信号通过偏振保持光纤40的一截面传播，然后其耦合进测试元件10上的波束调向光学器件12。偏振保持光纤42相似的一截面可用于耦合出出射的测试响应信号。根据本发明，自偏振保持光纤42的输出信号的特性的分析可用于调整波束调向/成形光学器件12和/或14内的各反射镜、透镜等的特征，以提供光测试信号的可接受的耦合度。对于波束调向/成形光学器件的包括允许输入/输出测试光纤定位在优选的方向(即，光纤可布置在与测试元件10相同的平面上，以及提供“水平发射”装置，或可替换地，光纤可垂直于测试元件10的平面布置，以及提供“垂直发射”装置)。

作为偏振保持光纤的替换，可使用多种其它类型的光纤(或一般的波导)。例如，标准单模光纤、多模光纤、有透镜的光纤等全部都可使用。各个检测器(芯片内或芯片外)以及检测器阵列可用于取代输出光纤。波束调向元件12和14可进一步包括例如偏振分束器和半波片的元件，该半波片用于提供偏振控制和旋转。可选地，撤光因素(off-element)部件可用于提供期望的偏振控制。关于光源本身，可使用各种装置。例如可使用可调谐激光(或可调谐激光阵列)，“调谐”波长以在不同的系统波长提供最佳化的耦合效率和/或测试。另外，可使用垂直腔表面发射LED(VCSEL)阵列。其它的装置也是可能的，且所有的都被认为落在本发明的精神和范围内。

图3包括图2的装置的俯视图，在此情况下，示出使用在光电测试元件10的输入的撤光因素偏振控制元件60以控制所施加的光测试信号的偏振态。在此视图中明显的是，第一组电测试探针点16-1沿测试元件10的第一侧布置，以及第二组电测试探针点16-2沿测试元件10的相对侧布置，其与SOI结构20的焊接点34关联。在此视图中还显示一分离的输入测试光纤40(以及输出光纤42)阵列。如半导体领域公知的，当执行晶片级测试时，测试元件被小心地带到与晶片接触，从而多个测试点(在此例子中测试点16)的端部刚好接触关联的焊接点(在这些附图中焊接点34)，从而不干扰晶片的物理特性。测试探针点16的多个测试焊接点用于向SOI结构20提供电输入测试信号，其余的测试探针点16用于耦合输出电测试信号。图3中示出了光结构和“单片电子器件”的一示例性装置，其包括在SOI结构20内，以及由于使用根据本发明形成的光电测试元件10，因此同时被测试。

芯片内光/电(O/E)检测器62(优选地集成在SOI结构20中)或混合光电元件可用于监测光探针信号以及所产生的到波束调向/成形光学器件12和/光源的反馈信号，以“调谐”测试波长、改善耦合、重新定位一个或更多的波束调向元件等。自O/E检测器62中所选的O/E检测器的电输出信号也可被引导到一个或更多电焊接点34，以及作为电输出测试信号提供给测试探针点16中所选的测试探针点。本发明的一方面在于，由于将“光学部分”测试信号转换成电表示，可消除对于光输出探针的需要。将光学和电测试部件组合在单一的测试元件上的能力被认为大大促进了实时提供这样的反馈的能力。

如上所述，一组光栅可取代棱镜耦合器，用于提供耦合。图4示出本发明的示例性实施例，其中一对光栅50和52用于取代棱镜耦合器30、32以提供光耦合。在图4所示了的实施例中，输入光栅50在SOI结构20的输入耦合区域内形成。使用这样的光栅结构以提供到例如SOI层26的亚微米层中的有效耦合的能力详细地在申请人共同未决的序列号为10/935,146的申请中论述，其在以上引用且在此引入以供参考。实际上，输入光栅50可直接在SOI层26中形成，可在衰逝耦合层28的一部分内形成，或在呈现“多载(poly-loaded)”波导结构的实施例中，在叠加的多晶硅层内形成。

一般上，根据本发明的耦合/去耦合棱镜或光栅的使用允许光电测试元件10布置在SOI晶片的任何合适的位置上，以及执行“非侵入式”光测试(例如与现有技术的Johannessen参考资料相比，其需要去除一部分覆盖层以及可能的波导层以实现光耦合)。此外，由于直接将光测试信号耦合到光电线路的表面SOI层，因此根据本发明容易实现晶片级测试，而不需要访问晶片的“边缘”(或每一分离的小片)来执行光测试。总之，可以以与传统晶片级电集成线路测试类似的方式，用本发明的测试元件在晶片级别执行光电测试。

为了提供一全套的光测试，必要的是，测试中的晶片能够相对于测试元件移动和/或旋转，一些移动在此情况下用于测试SOI晶片本身上的对齐状况。图5示出安装在多轴台(stage)100上的示例性SOI晶片200(包括如上所述的多个分离的SOI结构20)，其中台100允许晶片200相对于光电测试元件10的x-y平移运动，以及晶片200和测试元件10之间的旋转运动(θ)，其在图5中由箭头指示出。在测试装置的最初设置期间，主要使用旋转运动以校正测试元件10相对SOI晶片200的角度未对齐。在步进和重复过程期间，晶片200相对于测试元件10的“上”/“下”运动允许测试元件与各SOI结构20的重新对齐。即，台100降低以离开探针，平移到下一小片位置，然后升高以再次与测试元件10接触。通过包括视觉系统和已知的图像处理算法，可自动化整个测试过程。

在图5还示出整个测试装置120，其包括总线接口122，用于将计算机控制器124连接到图像系统126和仪器128，其用于执行/控制SOI晶片200内的SOI结构上的各种期望的光和电测试。还连接到总线122的是电子接口130和光学接口132，其用于向测试元件10提供电和光输入测试信号，以及自测试元件10的响应信号。

如所示，各输入控制信号(包括测试元件10、波束调向元件的位置以及一(若干)光测试波长)和输入测试信号(光和电)沿总线122通过并施加到光电测试元件10或多轴台100。返回的测试信号(光和电)也沿纵向122传输并存储在计算机控制器124内的适当的诊断/测试存储器单元中。基于实际的测试结果以及存储在计算机控制器124中的关联的“可接受”的值，使用专门的测试算法可评估每一SOI结构，未通过某些测试的结构被标记为“不可接受”。例如，不可接受的部件的表面可用线路本身上的视觉指示物，例如磁性墨水，标记，从而当晶片切割成单独部件时，可抛弃“未通过”的线路。

各测试的本质、输入信号、期望的响应信号值等不认为与本发明的主题有密切关系，而本发明的主题旨在单光电测试元件的形成和使用，以执行光电晶片的基本的所有晶片级测试。此外，上述的本发明的具体实施例被认为仅是示例性的。在不脱离由在下文提供的权利要求所限定的本发明的范围的情况下，本领域的技术人员可进行许多形式和细节的变更。

Claims (26)

1.一种晶片级测试装置，其用于硅晶片上形成的基于绝缘体硅(SOI)的集成光电结构，所述装置包括：

一光电测试元件，其可移动地接触所述硅晶片的顶部主表面，所述光电测试元件包括

至少一个光输入信号通道，其用于将至少一个光测试信号导引到所述基于SOI的结构；和

多个电测试管脚，其以与正测试的所述基于SOI的光电结构的表面上的多个焊接点匹配的模式布置，所述多个电测试管脚用于给予所述正测试的基于SOI的光电结构能量，以及向所述正测试基于SOI的光电结构提供电测试信号和提供自其的电响应信号；以及

光耦合功能部件，其布置在所述光电测试元件和正测试的指定的基于SOI的光电结构的表面之间，用于将光测试信号耦合进所述正测试的指定的基于SOI的光电结构。

2.如权利要求1所述的晶片级测试装置，其中所述至少一个光输入信号通道包括至少一光纤，其以预定的角度布置通过所述光电测试元件，以提供到所述光耦合功能部件的所期望的光耦合度。

3.如权利要求2所述的晶片级测试装置，其中所述至少一光纤包括光纤阵列，每一光纤能够提供不同的光测试信号。

4.如权利要求2所述的晶片级测试装置，其中所述至少一个光纤包括至少一透镜光纤。

5.如权利要求1所述的晶片级测试装置，其中所述装置进一步包括：

一调谐元件，其用于调整至少一个输入光测试信号的波长。

6.如权利要求1所述的晶片级测试装置，其中所述光电测试元件进一步包括：

波束调向/成形光学器件，其用于提供在所述至少一个光输入信号通道和所述正测试的光电结构的所述顶部主表面之间的光方向/聚焦。

7.如权利要求6所述的晶片级测试装置，其中所述光电测试元件波束调向/成形光学器件包括可电控的可移动的反射镜。

8.如权利要求6所述的晶片级测试装置，其中所述光电测试元件波束调向/成形光学器件包括偏振控制元件和半波片，以提供对输入光测试信号的偏振控制。

9.如权利要求6所述的晶片级测试装置，其中所述装置进一步包括：

一反馈部件，其布置在所述SOI结构和所述波束调向/成形光学器件之间，以调整所述光信号相对所述硅晶片的所述表面的定位。

10.如权利要求1所述的晶片级测试装置，其中所述装置进一步包括：

一反馈部件，其布置在所述SOI结构和所述光输入信号通道之间，以调整所述光测试输入信号的波长，来提供改善的耦合效率。

11.如权利要求1所述的晶片级测试装置，其中所述光信号通道包括一波导结构，其选自下面的组，所述组包括：偏振保持光纤、单模光纤、透镜偏振保持单模光纤和透镜单模光纤。

12.如权利要求1所述的晶片级测试装置，其中所述光耦合功能部件包括衰逝耦合层，其布置在所述SOI结构的所述顶部主表面的所选区域之上，所述衰逝耦合层呈现低于硅的折射系数的折射系数。

13.如权利要求1所述的晶片级测试装置，其中所述光耦合功能部件包括至少一个光耦合棱镜，其布置在预定的输入光耦合位置，以提供到所述SOI结构的衰逝耦合。

14.如权利要求1所述的晶片级测试装置，其中所述光耦合功能部件包括至少一个光栅，其在预定的输入光耦合位置，在所述SOI结构中形成。

15.如权利要求1所述的晶片级测试装置，其中所述光电测试元件进一步包括至少一个光输出信号通道，其用于接收至少一个光测试响应信号。

16.如权利要求15所述的晶片级测试装置，其中所述光耦合功能部件进一步包括至少一个光耦合棱镜，其布置在预定的输出光耦合位置处。

17.如权利要求15所述的晶片级测试装置，其中所述光耦合功能部件进一步包括至少一个光栅，其在预定的输出光耦合位置，在所述SOI结构中形成。

18.如权利要求15所述的晶片级测试装置，其中所述至少一个光输出信号通道选自下面的组，所述组包括：偏振保持光纤、单模光纤、透镜偏振保持单模光纤、透镜单模光纤、多模光纤和透镜多模光纤。

19.一种用于执行在绝缘体硅(SOI)晶片中形成的光电线路的晶片级光和电测试的方法，每一光电线路包括至少一个耦合元件，其用于提供进和出所述光电结构的表面波导层的光耦合，所述方法包括下面的步骤：

a)将所述SOI晶片放置在能够平移和旋转运动的多轴台上；

b)使光电测试元件接触所述SOI晶片表面的所选区域，其界定单独的SOI光电结构，所述光电测试元件包括：多个电测试点，其用于接触所述单独SOI光电结构上的多个相似布置的焊接点；和至少一个光探针输入信号通道，其用于将至少一个输入光测试信号耦合进所述单独SOI光电结构的所述至少一个耦合元件；

c)通过所述光电测试元件将至少一光测试信号和至少一电测试信号施加到所述单独SOI光电结构；

d)通过所述光电测试元件返回自所述SOI光电结构的至少一个响应信号；以及

e)将所述至少一响应信号提供给评估装置，以确定所述单独SOI光电结构的特性。

20.如权利要求19所述的方法，其中在执行步骤d)中，至少一电响应信号返回到所述光电测试元件。

21.如权利要求19所述的方法，其中在执行步骤d)中，至少一光响应信号返回到所述光电测试元件。

22.如权利要求19所述的方法，其中在执行步骤d)中，至少一光响应信号和至少一电响应信号返回到所述光电测试元件。

23.如权利要求19所述的方法，其中所述方法进一步包括下面的步骤：

f)相对所述硅晶片平移所述光电测试元件的位置，从而所述光电测试元件定位于不同的单独SOI光电结构上；以及

g)对于所述不同的单独SOI光电结构重复步骤b)-e)。

24.如权利要求23所述的方法，其中所述方法进一步包括下面的步骤：

h)对于在所述硅晶片表面上形成的每一单独的SOI光电结构，重复步骤f)和g)。

25.如权利要求24所述的方法，其中所述方法进一步包括下面的步骤：

i)按照预定的可接受的值，评估所述光和电响应信号；以及

j)标记未通过步骤i)的评估的所述单独SOI光电结构，以用于随后的处理。

26.如权利要求25所述的方法，其中所述方法进一步包括下面的步骤：

k)创建对于每一单独的SOI光电结构的测试结果的基于软件的记录，所述基于软件的记录包括正测试的指定晶片的标识和所述晶片表面上的每一单独的SOI光电结构的位置图。

Images