CN1956320B - 放大电路 - Google Patents

放大电路 Download PDF

Info

Publication number
CN1956320B
CN1956320B CN2006101398524A CN200610139852A CN1956320B CN 1956320 B CN1956320 B CN 1956320B CN 2006101398524 A CN2006101398524 A CN 2006101398524A CN 200610139852 A CN200610139852 A CN 200610139852A CN 1956320 B CN1956320 B CN 1956320B
Authority
CN
China
Prior art keywords
pwm
clock
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101398524A
Other languages
English (en)
Other versions
CN1956320A (zh
Inventor
清水信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1956320A publication Critical patent/CN1956320A/zh
Application granted granted Critical
Publication of CN1956320B publication Critical patent/CN1956320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/342—Pulse code modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种可防止输出信号受电源电压VDD的变动的影响并且可抑制功率损失、安装体积、重量的增加且可稳定工作的数字方式的放大电路。放大器(100)构成为具有：VCO控制电压发生电路(170)和VCO(160)，生成依赖于电源电压VDD的电压电平的频率的PWM时钟；以及脉冲宽度调制电路(130)，基于PWM时钟来生成具有与PWM数据成比例的脉冲宽度的PWM信号(PWMOUTP和PWMOUTN)。

Description

放大电路
技术领域
本发明涉及放大电路，特别涉及全数字方式的D级功率放大电路。
背景技术
以往，在数字音频技术中，一般使用D/A转换电路将以PCM方式编码化后的数字音频数据(以下称为PCM数据)转换为模拟信号。此外，在使用这样生成的模拟信号驱动扬声器时，一般在功率放大器(power amplifier)中对该模拟信号进行功率放大。
此外，近年来，作为在音频频带中使用的D/A转换电路，广泛利用Δ∑调制方式。进而，作为功率放大器，一般是B级输出级结构的模拟放大器，但是，在谋求功率效率的用途中，多是使用利用了D级输出结构的功率放大器(以下称为D级功率放大器)。
在这样的D级功率放大器中，多是使用将模拟输入转换为脉冲宽度调制(Pulse Width Modulation：以下称为PWM)后的二值数据的方式(例如参照以下示出的专利文献1)。但是，在利用了Δ∑调制方式的D/A转换电路中，对输出信号进行脉冲宽度调制(PWM处理)的情况较多。以下，将这样的PWM处理后的输出信号称为PWM信号。利用该PWM信号作为驱动D级功率放大器的输出级用的信号(以下称为驱动信号)，由此，也能够构成全数字方式的D级功率放大器(例如参照以下所示的专利文献2)。由于这样的全数字方式的D级功率放大器不需要在信号处理的途中经过模拟信号，故可简化电路。
专利文献1：日本专利公开特开2004-312594号公报
专利文献2：日本专利公开特开2005-86611号公报
但是，由于在以往的D级功率放大器中，作为最终输出信号的模拟信号的音频频带下的振幅，由Δ∑调制后的信号与向D级输出级供给的电源电压VDD之积来提供，所以存在电源电压VDD的变动影响模拟信号的问题。
为了解决这样的问题，需要抑制电源电压VDD的变动。作为用于此的电源稳定化电路，一般考虑串联调节器和开关式调节器。但是，对于串联调节器来说，供给电压与输出电压之差成为功率损失。为此，产生了功率效率降低的问题。此外，开关式调节器虽然功率效率高，但是却需要使用线圈。为此，还存在安装体积以及重量增大的问题。根据这样的理由，使用串联调节器或者开关式调节器等，在要求较高的功率效率或者安装体积以及重量的降低等的设备、例如便携设备中是不合适的。
另外，在如上所述的专利文献1中，公开了在模拟方式的D级功率放大器中防止输出信号受电源电压VDD的变动的影响的技术。但是，由于模拟方式的D级功率放大器与数字方式的D级功率放大器在电路结构上不同，所以不能将专利文献1的技术应用于数字方式的D级功率放大器中。
此外，在如上所述的专利文献2中公开了如下技术：将输出信号与预定的参照信号进行比较，根据该比较结果对PCM数据进行反馈校正，由此，防止输出信号受电源电压VDD的变动的影响。但是，在该技术中，由于需要构成包含Δ∑调制电路的比较大的反馈回路，所以存在延迟较大、难以实现稳定工作的问题。
发明内容
因此，本发明是鉴于上述问题而作成的，其目的在于提供一种可防止输出信号受电源电压VDD的变动的影响并且可抑制功率损失、安装体积、重量的增加且可稳定工作的数字方式的放大电路。
为达到此目的，本发明的放大电路构成为具有：第一时钟生成电路，生成第一时钟，该第一时钟的频率依赖于电源电压的电压电平；以及脉冲宽度调制电路，基于第一时钟生成具有与数据成比例的时间宽度的信号。
通过使第一时钟的频率依赖于电源电压的电压电平，能够使基于第一时钟生成的信号的时间宽度依赖于电源电压的电压电平。因此，例如在电源电压的电压电平降低时，通过使第一时钟的频率降低，可增宽信号的时间宽度。此时，通过针对电源电压的变动调整第一时钟的频率变动的量以使电源电压与信号的时间宽度相乘后的值保持恒定，从而可将例如设置在脉冲宽度调制电路的后级并基于电源电压进行工作的驱动电路(输出驱动器等)的输出信号的平均电压保持恒定。其结果是，可防止输出信号受电源电压的变动的影响。此外，在本发明中，由于不需要开关式调节器或串联调节器等，所以可抑制功率损失或者安装体积或者重量等的增加。进而，在本发明中，由于不需要构成包含Δ∑调制电路的比较大的反馈回路，所以可抑制延迟，由此，可实现稳定的工作。
此外，本发明的放大电路构成为具有：第一脉冲宽度调制电路，基于预定时钟来生成具有与第一数据成比例的时间宽度的第一信号；第二脉冲宽度调制电路，基于预定时钟来生成具有与第二数据成比例的时间宽度的第二信号；误差积分电路，输出对第一值和第二值之差进行积分后的第三值，该第一值是将与电源电压成比例的第一电流和第一信号的时间宽度相乘后的值，该第二值是将不依赖于电源电压的第二电流和第二信号的时间宽度相乘后的值；以及校正电路，在第三值超过第一预定值时或者第三值低于第二预定值时，校正第二数据，生成第一数据。
与电源电压成比例的第一电流和第一信号的时间宽度相乘后的第一值，表示从设置在第一脉冲宽度调制电路后级的驱动电路(输出驱动器等)实际输出的输出信号的电流量。此外，不依赖于电源电压的第二电流与第二信号的时间宽度相乘后的第二值，表示电源电压的电压电平处于通常状态时从设置在第一脉冲宽度调制电路后级的驱动电路(输出驱动器等)实际输出的输出信号的电流量。因此，求出这两个值之差，对其进行积分后的第三值超过或者低于某一定量时，基于此对第二数据进行校正，由此，可将例如设置在第一脉冲宽度调制电路后级并基于电源电压进行工作的驱动电路(输出驱动器等)的输出信号的平均电压保持恒定。其结果是，在本发明中，不需要开关式调节器或者串联调节器等，可抑制功率损失或者安装体积或者重量等的增加。进而，由于在本发明中，不需要构成包含Δ∑调制电路的较大的反馈回路，所以可抑制延迟，由此，可实现稳定的工作。
按照本发明，能够实现一种可防止输出信号受电源电压VDD的变动的影响并且可抑制功率损失、安装体积、重量的增加且可稳定工作的数字方式的放大电路。
附图说明
图1是表示本发明实施例1的放大器100的结构的框图。
图2是本发明实施例1的放大器100中各信号的工作波形图，是电源电压VDD表示通常的电压电平时的工作波形图。
图3是本发明实施例1的放大器100中各信号的工作波形图，是电源电压VDD变得比通常的电压电平高时的工作波形图。
图4是本发明实施例1的放大器100中各信号的工作波形图，是电源电压VDD变得比通常的电压电平低时的工作波形图。
图5是表示本发明实施例2的放大器200的结构的框图。
图6是表示本发明实施例2的脉冲宽度调制电路230的结构例的框图。
图7是表示本发明实施例2的脉冲宽度调制电路230中误差积分电路232的结构例的电路图。
图8中，(a)是表示图7中第一电流源232-1的结构例的电路图，(b)是表示图7中第二电流源232-3的结构例的电路图。
图9是本发明实施例2的放大器200中各信号的工作波形图。
具体实施方式
下面，与附图一起对实施本发明用的优选方式进行详细说明。
实施例1
首先，使用附图对本发明实施例1进行详细说明。另外，在本实施例中，举例说明基于具有反相关系的两个PWM信号进行工作的全数字方式的D级放大电路100(以下只称为放大器100)，但是，本发明并不限于此，也可以是基于单一的PWM信号进行工作的全数字方式的D级放大电路。
图1是表示本实施例的放大器100的框图。图2到图4是放大器100中的各信号的工作波形图。另外，图2是电源电压VDD表示通常的电压电平时的工作波形图，图3是电源电压VDD变为比通常的电压电平高时的工作波形图，图4是电源电压VDD变为比通常的电压电平低时的工作波形图。
·整体结构
首先，对本实施例的放大器100的整体结构进行说明。如图1所示，放大器100除了具有定时控制电路110、超取样(over sample)/Δ∑调制电路120、脉冲宽度调制电路130、输出驱动器140之外，还具有压控振荡器(Voltage Controlled Oscillator：以下称为VCO)160、VCO控制电压发生电路170和VCO振荡控制电路180，使用来自输出驱动器140的输出信号AMPOUTP以及AMPOUTN对扬声器150进行驱动。
在该结构中，定时控制电路110(第二时钟生成电路)从外部电路输入系统时钟(第三时钟)，以预定的分频比对其进行分频，由此，生成n*fs时钟(第二时钟)。所生成的n*fs时钟分别输入到后述的脉冲宽度调制电路130和VCO振荡控制电路180。另外，n*fs时钟是指用于规定脉冲宽度调制电路130所输出的PWM信号PWMOUTP以及PWMOUTN的一个周期(以下称为超取样周期)的信号。如后述，该n*fs时钟具有PWM时钟的预定周期以上的周期。
超取样/Δ∑调制电路120从外部电路输入PCM数据和系统时钟。此外，超取样/Δ∑调制电路120以输入的系统时钟提高PCM数据的取样频率之后，通过对其进行Δ∑调制从而进行量化。由此，将PCM数据转换为PWM数据。将由此生成的PWM数据输入到脉冲宽度调制电路130中。
脉冲宽度调制电路130除了如上所述的n*fs时钟与PWM数据之外，还输入VCO160的振荡信号作为PWM时钟。另外，PWM时钟是指脉冲宽度调制电路130的工作频率。脉冲宽度调制电路130基于输入的PWM时钟、PWM数据和n*fs时钟，以预定的周期生成具有与PWM数据成比例的脉冲宽度(时间宽度)的PWM信号PWMOUTP以及PWMOUTN，将其输入给后级的输出驱动器140。这样，脉冲宽度调制电路130基于PWM时钟生成具有与PWM数据成比例的时间宽度的PWM信号PWMOUTP以及PWMOUTN。
输出驱动器140是用于驱动后级的扬声器150等的电路。该输出驱动器140将从脉冲宽度调制电路130输入的PWM信号PWMOUTP以及PWMOUTN转换为电流信号之后进行放大，由此，生成用于驱动后级的扬声器150的驱动信号AMPOUTP以及AMPOUTN。
此外，如上所述，VCO160是用于生成成为脉冲宽度调制电路130的工作频率的PWM时钟(第一时钟)的振荡单元。VCO160基于从后述的VCO控制电压发生电路170输入的控制电压进行振荡，将其作为PWM时钟向脉冲宽度调制电路130输出。这样，在本实施例中，使得由n*fs时钟规定的超取样频率和用于生成PWM信号PWMOUTP以及PWMOUTN的PWM时钟的频率做成独立的频率。由此，可不依赖于系统时钟等来自外部的时钟地对PWM信号PWMOUTP以及PWMOUTN的脉冲宽度进行调制。
VCO控制电压发生电路170是生成以目标频率使VCO160进行振荡用的控制电压的电路。VCO控制电压发生电路170输入作为输出驱动器140的工作电力的电源电压VDD，基于此生成控制电压。即，VCO控制电压发生电路170生成具有与电源电压VDD的电压电平成比例的电压电平的控制电压。因此，从VCO160输出的PWM时钟的周期与电源电压VDD的变动连动地进行变动。例如，电源电压VDD比通常的电压电平低时，VCO控制电压发生电路170减少施加在VCO160上的控制电压的电压电平，从而降低VCO160的振荡频率。由此，从VCO160输出的PWM时钟的周期变长。另一方面，电源电压VDD比通常的电压电平高时，VCO控制电压发生电路170增加施加在VCO160上的控制电压的电压电平，从而增加VCO160的振荡频率。由此，从VCO160输出的PWM时钟的周期变短。
这样，VCO160与VCO控制电压发生电路170起到生成PWM时钟的电路(第一时钟生成电路)的作用，该PWM时钟的频率依赖于电源电压VDD的电压电平。
VCO振荡控制电路180是用于控制VCO160的接通/断开的电路。VCO振荡控制电路180输入如上所述从定时控制电路110输出的n*fs时钟，并且也输入从VCO160输出的PWM时钟。VCO振荡控制电路180若输入n*fs时钟，则向VCO160输出许可振荡用的振荡许可信号OSCEN，并且使用未图示的计数器对PWM时钟进行计数。然后，若PWM时钟的计数值到达预定数，则VCO振荡控制电路180对计数器值进行复位，并且停止输出振荡许可信号OSCEN。另外，VCO160构成为：具有控制接通/断开用的控制端子，只在输入振荡许可信号OSCEN期间进行振荡。这样，对于VCO振荡控制电路180来说，n*fs时钟上升后，经过PWM时钟的预定周期(在本实施例中，如后述为4.5个周期)以上时，使VCO160停止，直至下一n*fs时钟的上升为止。
·PWM信号的平均电压
然后，在本实施例中，对从脉冲宽度调制电路130输出的PWM信号PWMOUTP以及PWMOUTN的一个超取样周期中的平均电压进行说明。另外，由于正相侧的PWM信号PWMOUTP与负相侧的PWM信号PWMOUTN如上所述处于反相关系，所以此处只对正相侧的PWM信号PWMOUTP进行说明。
若设PWM时钟的周期为tC、设PWM数据为Dpwm，则PWM信号PWMOUTP的脉冲宽度tWP可通过以下的式1求出。
(式1)
tWP＝tC×(Dpwm+0.5)                        …(式1)
因此，若将超取样周期设为tCS、将电源电压VDD的电压电平设为VDD，则可通过以下的式2求出PWM信号PWMOUTP的一个超取样周期中的平均电压Vo。
(式2)
Vo = VDD × tWP tCS
= VDD × ( Dpwm + 0.5 ) × tC tCS ...(式2)
= ( VDD × tC ) × ( Dpwm + 0.5 tCS )
此处，在本实施例中，决定VCO控制电压发生电路170的特性，以使得tC＝k1/VDD(k1为常数)。由此，如上所述的式2成为以下的式3，其结果是，平均电压Vo变得不依赖于电源电压VDD的变化。
(式3)
Vo = k 1 × ( Dpwm + 0.5 tCS ) ...(式3)
这样，在本实施例中，通过决定VCO控制电压发生电路170的特性以使得tC＝k1/VDD(k1为常数)，由此，可构成PWM信号PWMOUTP的一个超取样周期中的平均电压Vo，使其不依赖于电源电压VDD的变化。其结果是，可以使从输出驱动器140输出的输出信号AMPOUTP稳定。另外，这对负相侧的PWM信号PWMOUTN也相同，由此，可以使从输出驱动器140输出的输出信号AMPOUTN稳定。
·工作
然后，对本实施例中的放大器100的工作进行说明。另外，在以下的说明中，举例说明PWM数据为5值数据的情况。此外，在脉冲宽度调制电路130中生成的PWM信号PWMOUTP以及PWMOUTN的脉冲宽度，在例如PWM数据为“0”时，分别为PWM时钟的0.5周期以及4.5周期，在PWM数据为“1”时，分别为PWM时钟的1.5周期以及3.5周期，在PWM数据为“2”时，分别为PWM时钟的2.5周期以及2.5周期，在PWM数据为“3”时，分别为PWM时钟的3.5周期以及1.5周期，在PWM数据为“4”时，分别为PWM时钟的4.5周期以及0.5周期。此时，PWM信号PWMOUTP以及PWMOUTN的脉冲宽度变为PWM时钟的4.5周期以内。进而，在本实施例中，如上所述，VCO160的振荡频率根据电源电压的电压电平进行变化。即，PWM时钟的一个周期的脉冲宽度(以下只称为PWM时钟的周期)tC根据电源电压VDD的电压电平进行变化。因此，在本实施例中，将用于输出一对PWM信号PWMOUTP以及PWMOUTN用的超取样周期tCS，设定为比取预测电源电压VDD后的最大值时的PWM时钟的4.5周期长的周期。即，在本实施例中，超取样周期tCS包含对应于PWM时钟的变化用的余量(将其称为剩余期间)。换言之，以具有PWM时钟的预定周期(在本例中为4.5周期)以上的周期的方式生成在定时控制电路110中生成的n*fs时钟。
··电源电压VDD为通常的电压电平时的工作
首先，使用图2对向输出驱动器140供给的电源电压VDD为通常的电压电平的情况进行说明。在本工作中，VCO控制电压发生电路170输出基于作为通常的电压电平的电源电压VDD的、电压电平的控制电压。此时，将从VCO160输出的PWM时钟的周期设为tC1。
此处，如图2所示，若从定时控制电路110输出表示超采样周期的开始的n*fs时钟，则输入其的VCO振荡控制电路180在n*fs时钟的上升沿将未图示的计数器进行复位，并且向VCO160赋予(assert)振荡许可信号OSCEN。由此，VCO160基于从VCO控制电压发生电路170输入的控制电压即具有通常时的电压电平的控制电压而开始振荡。在VCO160中振荡后的信号作为周期为tC1的PWM时钟，向脉冲宽度调制电路130和VCO振荡控制电路180输入。
如上所述，输入PWM时钟的VCO振荡控制电路180以未图示的计数器对PWM时钟的输入数进行计数。例如，VCO振荡控制电路180在PWM时钟的下降沿使计数器的计数增加1。此外，VCO振荡控制电路180若输入了生成1个周期的PWM信号PWMOUTP以及PWMOUTN所需的数目的PWM时钟，则对赋予VCO160的振荡许可信号OSCEN进行去赋予。在本实施例中，计数器的值若达到“5”，则VCO振荡控制电路160停止输出振荡许可信号OSCEN。由此，使VCO160中的振荡停止。
这样，在本实施例中，在超取样周期中的剩余期间使VCO160停止、使PWM时钟的输出停止，由此，消除了下一超取样周期的开始定时与PWM时钟的上升沿偏离的不良情况。
此外，也向输入PWM时钟的脉冲宽度调制电路130中输入从超取样/Δ∑调制电路120输出的PWM数据。
此处，例如在PWM数据为“0”时，如上所述，脉冲宽度调制电路130输出具有PWM时钟的0.5周期的脉冲宽度的PWM信号作为正相侧的PWM信号PWMOUTP，此外，输出具有PWM时钟的4.5周期的脉冲宽度的PWM信号作为负相侧的PWM信号PWMOUTN。因此，正相侧的PWM信号PWMOUTP的脉冲宽度tWP0为周期tC1的0.5倍即0.5tC1。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP0，根据如上所述的式3成为VoP0＝k1×(0+0.5)/tCS＝k1×0.5/tCS。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN0为周期tC1的4.5倍即4.5tC1。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN0，根据如上所述的式3成为VoN0＝k1×(4+0.5)/tCS＝k1×4.5/tCS。
此外，例如在PWM数据为“1”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP1为周期tC1的1.5倍即1.5tC1。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP1，根据如上所述的式3成为VoP1＝k1×(1+0.5)/tCS＝k1×1.5/tCS。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN1为周期tC1的3.5倍即3.5tC1。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN1，根据如上所述的式3成为VoN1＝k1×(3+0.5)/tCS＝k1×3.5/tCS。
此外，例如在PWM数据为“2”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP2为周期tC1的2.5倍即2.5tC1。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP2，根据如上所述的式3成为VoP2＝k1×(2+0.5)/tCS＝k1×2.5/tCS。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN2为周期tC1的2.5倍即2.5tC1。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN2，根据如上所述的式3成为VoN2＝k1×(2+0.5)/tCS＝k1×2.5/tCS。
进而，例如在PWM数据为“3”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP3为周期tC1的3.5倍即3.5tC1。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP3，根据如上所述的式3成为VoP3＝k1×(3+0.5)/tCS＝k1×3.5/tCS。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN3为周期tC1的1.5倍即1.5tC1。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN3，根据如上所述的式3成为VoN3＝k1×(1+0.5)/tCS＝k1×1.5/tCS。
另外，例如在PWM数据为“4”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP4为周期tC1的4.5倍即4.5tC1。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP4，根据如上所述的式3成为VoP4＝k1×(4+0.5)/tCS＝k1×4.5/tCS。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN4为周期tC1的0.5倍即0.5tC1。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN4，根据如上所述的式3成为VoN4＝k1×(0+0.5)/tCS＝k1×0.5/tCS。
··电源电压VDD比通常的电压电平高时的工作
然后，使用图3对向输出驱动器140供给的电源电压VDD比通常的电压电平高的情况进行说明。在本工作中，VCO控制电压发生电路170输出基于比通常电压电平高的电源电压VDD的、电压电平的控制电压。因此，从VCO160输出的PWM时钟的周期变为比电源电压VDD为通常的电压电平时短的周期tC1’(＜tC1)。
此处，如图3所示，若从定时控制电路110输出表示超取样周期的开始的n*fs时钟，则输入其的VCO振荡控制电路180在n*fs时钟的上升沿将未图示的计数器进行复位，并且向VCO160赋予振荡许可信号OSCEN。由此，VCO160基于从VCO控制电压发生电路170输入的控制电压即具有比通常时的电压电平高的电压电平的控制电压而开始振荡。VCO160中振荡后的信号作为周期为tC1’(＜tC1)的PWM时钟，向脉冲宽度调制电路130和VCO振荡控制电路180进行输入。
如上所述，输入PWM时钟的VCO振荡控制电路180以未图示的计数器对PWM时钟的输入数进行计数。例如，VCO振荡控制电路180在PWM时钟的下降沿使计数器的计数增加1。此外，若VCO振荡控制电路180输入了生成一个周期的PWM信号PWMOUTP以及PWMOUTN所需的数目的PWM时钟，则对赋予VCO160的振荡许可信号OSCEN进行去赋予。在本实施例中，若计数器的值达到“5”，则VCO振荡控制信号160停止输出振荡许可信号OSCEN。由此，VCO160中的振荡停止。
这样，在本实施例中，在超取样周期中的剩余期间使VCO160停止、使PWM时钟的输出停止，由此，消除了下一超取样周期的开始定时和PWM时钟的上升沿偏离的不良情况。
此外，也向输入PWM时钟的脉冲宽度调制电路130输入从超取样/Δ∑调制电路120输出的PWM数据。
此处，例如在PWM数据为“0”时，如上所述，脉冲宽度调制电路130输出具有PWM时钟的0.5周期的脉冲宽度的PWM信号作为正相侧的PWM信号PWMOUTP，此外，输出具有PWM时钟的4.5周期的脉冲宽度的PWM信号作为负相侧的PWM信号PWMOUTN。因此，正相侧的PWM信号PWMOUTP的脉冲宽度tWP0’为周期tC1’的0.5倍即0.5tC1’。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP0’，根据如上所述的式3成为VoP0’＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP0’与电压电平为通常时输出的平均电压VoP0相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN0’为周期tC1’的4.5倍即4.5tC1’。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN0’，根据如上所述的式3成为VoN0’＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN0’也与电压电平为通常时输出的平均电压VoN0相同。即，不受电源电压VDD的变动的影响。
此外，例如在PWM数据为“1”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP1’为周期tC1’的1.5倍即1.5tC1’。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP1’，根据如上所述的式3成为VoP1’＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP1’与电压电平为通常时输出的平均电压VoP1相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN1’为周期tC1’的3.5倍即3.5tC1’。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN1’，根据如上所述的式3成为VoN1’＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN1’也与电压电平为通常时输出的平均电压VoN1相同。即，不受电源电压VDD的变动的影响。
此外，例如在PWM数据为“2”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP2’为周期tC1’的2.5倍即2.5tC1’。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP2’，根据如上所述的式3成为VoP2’＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP2’与电压电平为通常时输出的平均电压VoP2相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN2’为周期tC1’的2.5倍即2.5tC1’。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN2’，根据如上所述的式3成为VoN2’＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN2’也与电压电平为通常时输出的平均电压VoN2相同。即，不受电源电压VDD的变动的影响。
进而，例如在PWM数据为“3”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP3’为周期tC1’的3.5倍即3.5tC1’。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP3’，根据如上所述的式3成为VoP3’＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP3’与电压电平为通常时输出的平均电压VoP3相同。即，不受电源电压VDD的变动的影响。此外，在负相侧的PWM信号PWMOUTN的脉冲宽度tWN3’为周期tC1’的1.5倍即1.5tC1’。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN3’，根据如上所述的式3成为VoN3’＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN3’也与电压电平为通常时输出的平均电压VoN3相同。即，不受电源电压VDD的变动的影响。
另外，例如在PWM数据为“4”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP4’为周期tC1’的4.5倍即4.5tC1’。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP4’，根据如上所述的式3成为VoP4’＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP4’与电压电平为通常时输出的平均电压VoP4相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN4’为周期tC1’的0.5倍即0.5tC1’。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN4’，根据如上所述的式3成为VoN4’＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN4’也与电压电平为通常时输出的平均电压VoN4相同。即，不受电源电压VDD的变动的影响。
··电源电压VDD比通常的电压电平低时的工作
然后，使用图4对向输出驱动器140供给的电源电压VDD比通常的电压电平低的情况进行说明。在本工作中，VCO控制电压发生电路170输出基于比通常电压电平低的电源电压VDD的、电压电平的控制电压。因此，从VCO160输出的PWM时钟的周期变为比电源电压VDD为通常的电压电平时长的周期tC1”(＞tC1)。
此处，如图4所示，若从定时控制电路110输出表示超取样周期的开始的n*fs时钟，则输入其的VCO振荡控制电路180在n*fs时钟的上升沿将未图示的计数器进行复位，并且向VCO160赋予振荡许可信号OSCEN。由此，VCO160基于从VCO控制电压发生电路170输入的控制电压即具有比通常时的电压电平低的电压电平的控制电压而开始振荡。VCO160中振荡后的信号作为周期为tC1”(＞tC1)的PWM时钟，向脉冲宽度调制电路130和VCO振荡控制电路180进行输入。
如上所述，输入PWM时钟的VCO振荡控制电路180以未图示的计数器对PWM时钟的输入数进行计数。例如，VCO振荡控制电路180在PWM时钟的下降沿使计数器的计数增加1。此外，若VCO振荡控制电路180输入了生成一个周期的PWM信号PWMOUTP以及PWMOUTN所需的数目的PWM时钟，则对赋予VCO160的振荡许可信号OSCEN进行去赋予。在本实施例中，若计数器的值达到“5”，则VCO振荡控制信号160停止输出振荡许可信号OSCEN。由此，使VCO160中的振荡停止。
这样，在本实施例中，在超取样周期中的剩余期间使VCO160停止、使PWM时钟的输出停止，由此，消除了下一超取样周期的开始定时和PWM时钟的上升沿偏离的不良情况。
此外，也向输入PWM时钟的脉冲宽度调制电路130输入从超取样/Δ∑调制电路120输出的PWM数据。
此处，例如在PWM数据为“0”时，如上所述，脉冲宽度调制电路130输出具有PWM时钟的0.5周期的脉冲宽度的PWM信号作为正相侧的PWM信号PWMOUTP，此外，输出具有PWM时钟的4.5周期的脉冲宽度的PWM信号作为负相侧的PWM信号PWMOUTN。因此，正相侧的PWM信号PWMOUTP的脉冲宽度tWP0”为周期tC1”的0.5倍即0.5tC1”。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP0”，根据如上所述的式3成为VoP0”＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP0”与电压电平为通常时输出的平均电压VoP0相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN0”为周期tC1”的4.5倍即4.5tC1”。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN0”，根据如上所述的式3成为VoN0”＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN0”也与电压电平为通常时输出的平均电压VoN0相同。即，不受电源电压VDD的变动的影响。
此外，例如在PWM数据为“1”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP1”为周期tC1”的1.5倍即1.5tC1”。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP1”，根据如上所述的式3成为VoP1”＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP1”与电压电平为通常时输出的平均电压VoP1相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN1”为周期tC1’的3.5倍即3.5tC1”。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN1”，根据如上所述的式3成为VoN1”＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN1”也与电压电平为通常时输出的平均电压VoN1相同。即，不受电源电压VDD的变动的影响。
此外，例如在PWM数据为“2”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP2”为周期tC1”的2.5倍即2.5tC1”。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP2”，根据如上所述的式3成为VoP2”＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP2”与电压电平为通常时输出的平均电压VoP2相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN2”为周期tC1”的2.5倍即2.5tC1”。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN2”，根据如上所述的式3成为VoN2”＝k1×(2+0.5)/tCS＝k1×2.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN2”也与电压电平为通常时输出的平均电压VoN2相同。即，不受电源电压VDD的变动的影响。
进而，例如在PWM数据为“3”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP3”为周期tC1”的3.5倍即3.5tC1”。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP3”，根据如上所述的式3成为VoP3”＝k1×(3+0.5)/tCS＝k1×3.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP3”与电压电平为通常时输出的平均电压VoP3相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN3”为周期tC1”的1.5倍即1.5tC1”。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN3”，根据如上所述的式3成为VoN3”＝k1×(1+0.5)/tCS＝k1×1.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN3”也与电压电平为通常时输出的平均电压VoN3相同。即，不受电源电压VDD的变动的影响。
另外，例如在PWM数据为“4”时，正相侧的PWM信号PWMOUTP的脉冲宽度tWP4”为周期tC1”的4.5倍即4.5tC1”。其结果是，从输出驱动器140输出的正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP4”，根据如上所述的式3成为VoP4”＝k1×(4+0.5)/tCS＝k1×4.5/tCS。由该值可知，正相侧的输出信号AMPOUTP的一个超取样周期中的平均电压VoP4”与电压电平为通常时输出的平均电压VoP4相同。即，不受电源电压VDD的变动的影响。此外，负相侧的PWM信号PWMOUTN的脉冲宽度tWN4”为周期tC1”的0.5倍即0.5tC1”。其结果是，从输出驱动器140输出的负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN4”，根据如上所述的式3成为VoN4”＝k1×(0+0.5)/tCS＝k1×0.5/tCS。由该值可知，负相侧的输出信号AMPOUTN的一个超取样周期中的平均电压VoN4”也与电压电平为通常时输出的平均电压VoN4相同。即，不受电源电压VDD的变动的影响。
·作用效果
如上所述，本实施例的放大器100构成为具有：VCO控制电压发生电路170以及VCO160，生成依赖于电源电压VDD的电压电平的频率的PWM时钟；以及脉冲宽度调制电路130，基于PWM时钟而生成具有与PWM数据成比例的脉冲宽度的PWM信号PWMOUTP以及PWMOUTN。
通过使PWM时钟的频率依赖于电源电压VDD的电压电平，可使基于PWM时钟生成的PWM信号PWMOUTP以及PWMOUTN的脉冲宽度依赖于电源电压VDD的电压电平。因此，例如，在电源电压VDD的电压电平降低时，可降低PWM时钟的频率，由此，可扩大或者缩小PWM信号PWMOUTP以及PWMOUTN的时间宽度。此时，针对电源电压VDD的变动调整PWM时钟的频率变动的量，以使电源电压VDD与PWM信号PWMOUTP或者PWMOUTN的脉冲宽度相乘后的值保持恒定，由此，例如，可使设置在脉冲宽度调制电路130的后级、基于电源电压VDD工作的驱动电路(输出驱动器140等)的输出信号AMPOUTP以及AMPOUTN的平均电压保持恒定。即，本实施例中，若电源电压VDD变高，则使PWM时钟变窄，由此，使输出信号AMPOUTP以及AMPOUTN的面积保持恒定，此外，若电源电压VDD变低，则使PWM时钟变宽，由此，使输出信号AMPOUTP以及AMPOUTN的面积保持恒定。其结果是，可防止输出信号AMPOUTP以及AMPOUTN受电源电压VDD的变动的影响。此外，在实施例中，因为不需要开关式调节器或者串联调节器等，所以可抑制功率损失或者安装体积或者重量等的增加。进而，在本实施例中，因为不需要构成包含Δ∑调制电路的比较大的反馈回路，所以可抑制延迟，由此，能够实现稳定的工作。
此外，如上所述，在本实施例中，根据输出驱动器140的电源电压VDD使PWM时钟的频率改变，由此，即使电源电压VDD进行变动，也可抑制来自输出驱动器140的输出信号AMPOUTP以及AMPOUTN的平均电压，所以可容许更大的电源变动。
进而，在本实施例中具有如下效果：由于在各超取样周期以内进行针对电源电压VDD的变动的PWM信号PWMOUTP以及PWMOUTN的校正，所以较难产生在跨多个超取样周期离散地进行校正时易成为问题的音调等。
实施例2
然后，使用附图对本发明的实施例2进行详细说明。另外，在以下的说明中，对与实施例1相同的结构付以同一符号，省略其详细说明。此外，未特别记载的结构与实施例1相同。
在本实施例中，举例说明基于单一的PWM信号进行工作的全数字方式的D级放大电路200(以下只称为放大器200)。但是，本发明不限定于此，与实施例1相同，也可以是基于具有反相关系的两个PWM信号进行工作的全数字方式的D级放大电路。
图5是表示实施例的放大器200的结构的框图。图6是表示本实施例的脉冲宽度调制电路230的结构例的框图。图7是表示本实施例的脉冲宽度调制电路230中的误差积分电路232的结构例的电路图。图8(a)是表示图7中的第一电流源232-1的结构例的电路图，图8(b)是表示图7中的第二电流源232-3的结构例的电路图。图9是放大器200中的各信号的工作波形图。
·整体结构
首先，对本实施例的放大器200的整体结构进行说明。另外，在本实施例中，对与实施例1相同的结构付以同一符号，省略其详细说明。
如图5所示，放大器200具有定时控制电路110、超采样/Δ∑调制电路120、脉冲宽度调制电路230、输出驱动器140，使用来自输出驱动器140的输出信号AMPOUT驱动扬声器150。
在该结构中，由于定时控制电路110、超采样/Δ∑调制电路120和输出驱动器140的结构与实施例1的放大器100相同，所以此处省略详细说明。
此外，本实施例的脉冲宽度调制电路230存储在理想状态时从输出驱动器140输出的输出信号AMPOUT和实际从输出驱动器140输出的输出信号AMPOUT的差分，基于该存储的差分对PWM数据进行校正，基于校正后的PWM数据(以下将其称为校正PWM数据)生成PWM信号PWMOUT。另外，理想状态是指电源电压VDD为通常的电压电平的状态。
··脉冲宽度调制电路的结构
此处，与附图一起详细说明脉冲宽度调制电路230的结构例。如图6所示，脉冲宽度调制电路230具有第二脉冲宽度调制电路231以及第一脉冲宽度调制电路236、误差积分电路232、比较器233、234和脉冲宽度校正电路235。
在该结构中，将从超取样/Δ∑调制电路120输出的PWM数据直接原样向第二脉冲宽度调制电路231输入。还向第二脉冲宽度调制电路231输入在定时控制电路110中根据系统时钟生成的PWM时钟(预定时钟)和n*fs时钟。另外，对本实施例的PWM时钟可直接原样地使用系统时钟。第二脉冲宽度调制电路231基于PWM时钟而生成具有与PWM数据(第二数据)成比例的脉冲宽度(时间宽度)的PWM信号(第二信号：以下将其称为基准PWM信号PWMOUTR)。
此外，向第一脉冲宽度调制电路236输入在后述的脉冲宽度校正电路235中将值校正后的校正PWM数据。与第二脉冲宽度调制电路231相同，也向第一脉冲宽度调制电路236输入在定时控制电路110中根据系统时钟生成的PWM时钟(预定时钟)与n*fs时钟。第一脉冲宽度调制电路236基于PWM时钟而生成具有与校正PWM数据(第一数据)成比例的脉冲宽度(时间宽度)的PWM信号PWMOUT(第一信号)。
将在第二脉冲宽度调制电路231中生成的基准PWM信号PWMOUTR向误差积分电路232中输入。同样，也将在第一脉冲宽度调制电路236中生成的PWM信号PWMOUT向误差积分电路232中输入。本实施例的误差积分电路232是如下的电路：求出在理想状态时从输出驱动器140输出的输出信号AMPOUT即电源电压VDD是通常的电压电平时的输出信号AMPOUT，和实际从输出驱动器140输出的输出信号AMPOUT即依赖于电源电压VDD的变动而实际从输出驱动器140输出的输出信号AMPOUT的电流量的差分，并对其进行积分。此外，误差积分电路232输出所求出的差分的积分值作为误差信号Verr(第三值)。
将从误差积分电路232输出误差信号Verr分别向两个比较器233以及234输入。还向一个比较器233输入正相侧的基准电压Vref1(第一预定值)。比较器233对误差信号Verr与基准电压Vref1进行比较，误差信号Verr超过基准电压Vref1时，输出将PWM数据减1用的校正信号Scomp1。向另一比较器234除了输入如上所述的误差信号Verr之外，还输入负相侧的基准电压Vref2(第二预定值)。比较器234对误差信号Verr与基准电压Vref2进行比较，误差信号Verr低于基准电压Vref2时，输出将PWM数据加1用的校正信号Scomp2。
将从比较器233输出的校正信号Scomp1与从比较器234输出的校正信号Scomp2向脉冲宽度校正电路235输入。还向脉冲宽度校正电路235输入从超取样/Δ∑调制电路120输出的PWM数据。脉冲宽度校正电路235例如从比较器233输入校正信号Scomp1时，将PWM数据减1，并将其作为校正PWM数据进行输出。此外，脉冲宽度校正电路235在例如从比较器234输入校正信号Scomp2时，将PWM数据加1，将其作为校正PWM数据进行输出。
但是，如将本实施例的PWM数据以及校正PWM数据与例如实施例1相同设为5值，则在PWM数据在最大值“4”时，不能将其加1。此外，例如PWM数据为最小值“0”时，不能将其减1。因此，本实施例的脉冲宽度校正电路235具有将校正留待接下来的PWM数据中处理用的待处理(carry over：延后)电路235a。
待处理电路235a包含判定PWM数据是否是“4”或者“0”的判定电路。此外，待处理电路235a包括下述这样的计数器：基于PWM数据为“4”时所输入的校正信号Scomp2而将计数值加1，基于PWM数据为“0”时所输入的校正信号Scomp1而将计数值减1。另外，该计数器存储初始状态的值(将其称为初始值)，基于校正信号Scomp1或者Scomp2对该值进行增减。
此外，本实施例的脉冲宽度校正电路235在PWM数据不是“4”时，待处理电路235a中的计数值比初始值大的情况下，使PWM数据增加它们的差分。此时，待处理电路235a使计数器的值减去PWM数据增加的部分。但是，脉冲宽度校正电路235在PWM数据达到最大值(本实施例中是“4”)时，将余下的差分留待接下来的PWM数据中解决。另一方面，在PWM数据不是“0”时，待处理电路235a中的计数值比初始值小的情况下，使PWM数据减去它们的差分。此时，待处理电路235a使计数器的值增加PWM数据减去的部分。但是，脉冲宽度校正电路235在PWM数据达到最小值(在本例中是“0”)时，将余下的差分留待接下来的PWM数据中解决。
将从如上所述的脉冲宽度校正电路235输出的校正PWM数据向第一脉冲宽度调制电路236输入。如上所述，第一脉冲宽度调制电路236基于所输入的PWM时钟而生成具有与校正PWM数据成比例的脉冲宽度的PWM信号PWMOUT。此外，将所生成的PWM信号PWMOUT向图5所示的输出驱动器140输出，并且反馈到如上所述的误差积分电路232中。
···误差积分电路的结构
此处，使用图7对本实施例的误差积分电路232的具体例进行说明。如图7所示，误差积分电路232具有：第一电流源232-1，输出与电源电压VDD大致成比例的电流；第一开关232-2，基于PWM信号PWMOUT而接通/断开第一电流源的输出；第二电流源232-3，不依赖于电源电压VDD并且输出与第一电流源232-1相反极性的电流；第二开关232-4，基于基准PWM信号PWMOUTR而接通/断开第二电流源232-3的输出；以及电容232-5，对从第一电流源232-1输出的电流Iref1(第一电流)以及从第二电流源232-3输出的电流Iref2(第二电流)进行相加以及积分。
第一电流源232-1连接在电源电压VDD与节点n之间。如图8(a)所示，第一电流源232-1具有电阻232-1a、232-1d以及232-1e、运算放大器232-1b和晶体管232-1c。向晶体管232-1c的栅极施加运算放大器232-1b的输出。将电源电压VDD经电阻232-1a向运算放大器232-1b的一个输入进行输入。此外，向运算放大器232-1b的另一输入输入晶体管232-1c的漏极。通过这样的结构，在输入PWM信号PWMOUT而接通第一开关232-2时，与电源电压VDD大致成比例的电流Iref1经晶体管232-1c以及电阻232-1d流向节点n。
第二电流源232-3连接在地与节点n之间。如图8(b)所示，第二电流源232-3具有恒压源232-3a、运算放大器232-3b、晶体管232-3c和电阻232-3d。向晶体管232-3c的栅极施加运算放大器232-3b的输出。向运算放大器的一个输入输入恒压源232-3a的正极。此外，向运算放大器232-3b的另一输入输入晶体管232-3c的漏极。通过这样的结构，在输入基准PWM信号PWMOUTR并使第二开关232-4接通时，不依赖于电源电压VDD的电流Iref2从节点n经晶体管232-3c以及电阻232-3d流向地。
另外，在本实施例中，第一电流源232-1中流过的电流Iref1在电源电压VDD处于通常的电压电平(以下称为通常电平)时，被设定为与第二电流源232-3中流过的电流Iref2相等。
此外，如上所述，第一电流源232-1中流过的电流Iref1根据PWM信号PWMOUT只在第一开关232-2接通的期间流经节点n。因此，在相当于基于校正PWM数据生成的PWM信号PWMOUT的脉冲宽度的期间，在设置在节点n的后级的电容232-5中蓄积依赖于电源电压VDD的电流Iref1。换言之，在电容232-5中蓄积与基于校正PWM数据生成的PWM信号PWMOUT的脉冲宽度tW和与电源电压VDD大致成比例的电流Iref1相乘后的值相应的电荷(tW×Iref1：第一值)。
此外，如上所述，第二电流源232-3中流过的电流Iref2根据基准PWM信号PWMOUTR只在第二开关232-4接通的期间流经节点n。但是，如上所述，电流Iref2与电流Iref1为相反极性。因此，从设置在节点n的后级的电容232-5放出与基于未被校正的PWM数据生成的基准PWM信号PWMOUTR的脉冲宽度(tWR)和不依赖于电源电压VDD的电流Iref2相乘后的值相应的电荷(tWR×Iref2：第二值)。
此处，作为误差信号Verr对从误差积分电路232输出的电压电平进行说明。例如，在不需要校正PWM数据时，即，当误差信号Vref的电压电平(为简化将其记为Verr)未超过比较器233中的基准电压Vref1且不低于比较器234中的基准电压Vref2时，误差信号Verr的一个超取样周期tCS(预定周期)中的电位变化ΔVerr可以由以下的式4表示。另外，在以下的式4中，tC表示PWM时钟的一个周期，Dpwm表示PWM数据，Iref1表示电流Iref1的电流值，Iref2表示电流Iref2的电流值。
(式4)
ΔVerr＝(Dpwm+0.5)×tC×Iref1-(Dpwm+0.5)×tC×Iref2＝(Dpwm+0.5)×tC×(Iref1-Iref2)
                                          …(式4)
此外，若将实际的电源电压VDD的电压电平记为VDD、将通常的电源电压VDD的电压电平记为VDDa，则电流Iref1可以由以下的式5表示。另外，在以下的式5中，k2、VDDa分别是常数。
(式5)
Iref1＝k2×(VDD-VDDa)+Iref2               …(式5)
将以上的式5代入到式4中，由此，可由以下的式6表示误差信号Verr的一个超取样周期tCS中的电位变化ΔVerr。
(式6)
ΔVerr＝Dpwm+0.5)×tC×k2×(VDD-VDDa)     …(式6)
参照该式6可知，例如，在电源电压VDD较高时，电位变化ΔVerr为正，因此，误差信号Verr的电压电平上升。另一方面，例如，电源电压VDD较低时，电位变化ΔVerr为负，因此，误差信号Verr的电压电平下降。
·工作
然后，对本实施例的放大器200的工作进行说明。另外，在以下的说明中，以PWM数据为“2”的情况为例。
首先，向输出驱动器140供给的电源电压VDD为通常的电压电平(通常电平)时，误差积分电路232中的误差信号Verr的电位变化ΔVerr为“0”。因此，从误差积分电路232输出的误差信号Verr的电压电平是恒定的。因此，不会在脉冲宽度调制电路230中对PWM数据进行校正，由此输出具有与原来的PWM数据成比例的脉冲宽度(将其记为tW0)的PWM信号PWMOUT(参照图9中的超取样周期tCS1以及tCS2)。
此外，在电源电压VDD比通常电平低时，误差积分电路232中的误差信号Verr的电位变化ΔVerr为负。因此，从误差积分电路232输出的误差信号Verr的电压电平降低，然后，在某个定时t1低于输入到脉冲宽度调制电路230中的比较器234的基准电压Vref2。误差电压Verr若低于基准电压Vref2，则脉冲宽度校正电路235生成PWM数据被加1后的校正PWM数据。在本实施例中，生成作为“3”的校正PWM数据。因此，从第一脉冲宽度调制电路236输出具有与校正PWM数据成比例的脉冲宽度(将其记为tW1)的PWM信号PWMOUT，即，输出PWM时钟一个周期脉冲宽度比在电源电压VDD为通常电平时输出的PWM信号PWMOUT宽的PWM信号PWMOUT(参照图9中的超取样周期tCS2)。
此外，电源电压VDD比通常电平高时，误差积分电路232中的误差信号Verr的电位变化ΔVerr为正。因此，从误差积分电路232输出的误差信号Verr的电压电平上升，然后，在某定时t2超过输入到脉冲宽度调制电路230的比较器233中的基准电压Vref1。误差电压Verr若超过基准电压Vref1，则脉冲宽度校正电路235生成PWM数据被减1后的校正PWM数据。在本实施例中，生成作为“1”的校正PWM数据。因此，从第一脉冲宽度调制电路236输出具有与校正PWM数据成比例的脉冲宽度(将其记为tW2)的PWM信号PWMOUT，即，输出PWM时钟一个周期脉冲宽度比电源电压VDD是通常电平时输出的PWM信号PWMOUT窄的PWM信号PWMOUT(参照图9中的超取样周期tCS2)。
·作用效果
如上所述，本实施例的放大器200构成为具有：第一脉冲宽度调制电路236，基于PWM时钟而生成具有与校正PWM数据成比例的脉冲宽度的PWM信号PWMOUT；第二脉冲宽度调制电路231，基于PWM时钟而生成具有与PWM数据成比例的脉冲宽度的基准PWM信号PWMOUTR；误差积分电路232，输出误差信号Verr，该误差信号Verr是对将与电源电压VDD成比例的电流Iref1与PWM信号PWMOUT的脉冲宽度相乘后的值、和将与不依赖于电源电压VDD的电流Iref2与基准PWM信号PWMOUTR的脉冲宽度相乘后的值的差进行积分后的信号；以及脉冲宽度校正电路235，误差信号Verr超过基准电压Vref1时或者误差信号Verr低于基准电压Vref2时，对PWM数据进行校正，生成校正PWM数据。
与电源电压VDD成比例的电流Iref1和PWM信号PWMOUT的脉冲宽度相乘后的值，表示从设置于第一脉冲宽度调制电路236后级的驱动电路(输出驱动器140等)实际输出的输出信号AMPOUT的电流量。此外，不依赖于电源电压VDD的电流Iref2和基准PWM信号PWMOUTR的脉冲宽度进行相乘后的值，表示电源电压VDD的电压电平处于通常状态时从设置在第一脉冲宽度调制电路后级的驱动电路(输出驱动器140等)实际输出的输出信号AMPOUT的电流量。因此，求出这两个值之差，对其进行积分后的误差信号Verr在超过或者低于某一定量时，基于此对PWM数据进行校正，由此，可将例如设置在第一脉冲宽度调制电路236后级的、基于电源电压VDD进行工作的驱动电路(输出驱动器140等)的输出信号AMPOUT的平均电压保持恒定。即，在本实施例中，在从输出驱动器140实际输出的输出信号AMPOUT与理想状态时输出的输出信号AMPOUT的误差的积分值超过某一定值(Vref1)时，对PWM数据进行校正，使PWM信号PWMOUT的脉冲宽度变窄，由此，使输出信号AMPOUT的面积保持恒定，此外，在从输出驱动器140实际输出的输出信号AMPOUT与理想状态时输出的输出信号AMPOUT的误差的积分值低于某一定值(Vref2)时，对PWM数据进行校正，使PWM信号PWMOUT的脉冲宽度变宽，由此，使输出信号AMPOUT的面积保持恒定。其结果是，可防止输出信号AMPOUT受电源电压VDD的变动的影响。此外，在本实施例中，因为不需要开关式调节器或者串联调节器等，所以可抑制功率损失或者安装体积或者重量等的增加。进而，在本实施例中，因为不需要构成包含Δ∑调制电路的比较大的反馈回路，所以可以抑制延迟，由此，可实现稳定的工作。
此外，如上所述，在本实施例中，根据输出驱动器140的电源电压VDD对脉冲宽度进行校正，由此，与无校正的状态相比，会使从输出驱动器140输出的输出信号AMPOUT的平均电压的变化变少，所以可容许更大的电源变动。
另外，虽然在如上所述的实施例2中，是以对超取样/Δ∑调制电路120的输出(PWM数据)进行校正的方式构成的情况为例，但是，本发明不限于此，也可以以对超取样/Δ∑调制电路120中的反馈量化值进行校正的方式构成。另外，通过应用上述结构可容易进行推测，所以此处省略详细说明。
此外，上述实施例1以及实施例2只不过是用于实施本发明的例子，本发明并不被其限定，对这些实施例的各种变形都在本发明的范围内，进而从上述记载可知当然在本发明的范围内还可有其他各种各样的实施例。

Claims (2)

1.一种放大电路，其特征在于，具有：
第一时钟生成电路，生成第一时钟，该第一时钟的频率依赖于电源电压的电压电平；以及
脉冲宽度调制电路，基于第一时钟来生成具有与数据成比例的时间宽度的信号，
所述第一时钟生成电路包含：控制电压发生电路，生成与所述电源电压成比例的控制电压，以及压控振荡器，通过基于所述控制电压进行振荡来生成所述第一时钟，
所述放大电路还具有：
第二时钟生成电路，生成第二时钟，该第二时钟具有所述第一时钟的预定周期以上的周期；以及
振荡控制电路，所述第二时钟上升后，在经过所述第一时钟的所述预定周期以上时，使所述第一时钟生成电路停止，直至下一所述第二时钟的上升为止。
2.如权利要求1记载的放大电路，其特征在于，
所述第二时钟生成电路基于从外部输入的第三时钟来生成所述第二时钟。
CN2006101398524A 2005-10-28 2006-09-20 放大电路 Active CN1956320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005315016A JP4704887B2 (ja) 2005-10-28 2005-10-28 増幅回路
JP2005-315016 2005-10-28
JP2005315016 2005-10-28

Publications (2)

Publication Number Publication Date
CN1956320A CN1956320A (zh) 2007-05-02
CN1956320B true CN1956320B (zh) 2011-11-23

Family

ID=37995481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101398524A Active CN1956320B (zh) 2005-10-28 2006-09-20 放大电路

Country Status (4)

Country Link
US (1) US7453316B2 (zh)
JP (1) JP4704887B2 (zh)
KR (1) KR101350911B1 (zh)
CN (1) CN1956320B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738335B (zh) * 2019-12-31 2021-09-01 台灣積體電路製造股份有限公司 放大器、其操作方法以及放大器電路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Ｐｗｍドライバおよびこれを用いたｄ級増幅器
US7551028B1 (en) * 2006-12-11 2009-06-23 Marvell International Ltd. Signal generators for current-mode three-level digital amplifiers
JP4952239B2 (ja) * 2006-12-26 2012-06-13 ヤマハ株式会社 Ｄ級増幅器
US9425747B2 (en) * 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
US8189802B2 (en) * 2009-03-19 2012-05-29 Qualcomm Incorporated Digital filtering in a Class D amplifier system to reduce noise fold over
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
EP2521221B1 (en) * 2011-05-06 2014-04-23 Oticon A/s Receiver and method for retrieving an information signal from a magnetic induction signal
US9281744B2 (en) 2012-04-30 2016-03-08 Infineon Technologies Ag System and method for a programmable voltage source
CN103500574B (zh) * 2012-08-16 2017-06-27 万喻 一种智能电子喇叭及其实现方法
US9048851B2 (en) * 2013-03-15 2015-06-02 Intel Corporation Spread-spectrum apparatus for voltage regulator
CN106385258B (zh) * 2016-09-26 2019-11-12 上海晟矽微电子股份有限公司 提高单片机的模数转换精度的方法及装置
CN110651430B (zh) * 2017-03-03 2023-07-07 思睿逻辑国际半导体有限公司 数字pwm调制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049560A1 (de) * 2002-11-27 2004-06-10 Infineon Technologies Ag Verfahren und vorrichtung zur korrektur von signalverzerrungen in einer verstärkereinrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139708A (ja) * 1984-07-31 1986-02-25 Akai Electric Co Ltd パルス幅変調アンプにおける電源電圧変動補正方法
JP4169124B2 (ja) * 2002-11-18 2008-10-22 三菱電機株式会社 Ｄ級増幅器
JP4111845B2 (ja) * 2003-02-28 2008-07-02 三菱電機株式会社 Ｄ級増幅器
JP4078543B2 (ja) * 2002-12-20 2008-04-23 ソニー株式会社 オーディオアンプ
JP2004312594A (ja) * 2003-04-10 2004-11-04 Japan Radio Co Ltd Ｄ級増幅回路
JP4148077B2 (ja) 2003-09-10 2008-09-10 沖電気工業株式会社 Ｄ級信号増幅回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049560A1 (de) * 2002-11-27 2004-06-10 Infineon Technologies Ag Verfahren und vorrichtung zur korrektur von signalverzerrungen in einer verstärkereinrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738335B (zh) * 2019-12-31 2021-09-01 台灣積體電路製造股份有限公司 放大器、其操作方法以及放大器電路
US11424724B2 (en) 2019-12-31 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ampilfier with VCO-based ADC

Also Published As

Publication number Publication date
KR20070045906A (ko) 2007-05-02
US20070096801A1 (en) 2007-05-03
JP2007124370A (ja) 2007-05-17
CN1956320A (zh) 2007-05-02
JP4704887B2 (ja) 2011-06-22
US7453316B2 (en) 2008-11-18
KR101350911B1 (ko) 2014-01-13

Similar Documents

Publication Publication Date Title
CN1956320B (zh) 放大电路
US20210297762A1 (en) Amplifier circuit and methods of operation thereof
CN102739045B (zh) 电源的集成开关式dc-dc转换器系统和方法
CN101262226B (zh) Δ∑型ad转换器、d类放大器和dc-dc转换器
US7538631B2 (en) Multi-mode amplitude modulator control method
US7391628B2 (en) Switching controller having frequency hopping for power supplies and method therefor
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
US9130457B2 (en) Control logic for switches coupled to an inductor
US8253507B2 (en) Fixed-frequency control circuit and method for pulse width modulation
US9413242B2 (en) DC/DC converter having a step-up converter supplying a step-down converter
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
CN102055330A (zh) Dc-dc转换器和dc电压转换方法
KR100771854B1 (ko) 전원 전압의 변동을 보상할 수 있는 저 노이즈 직류-직류변환기
US20060031689A1 (en) Switching frequency jitter having output ripple cancel for power supplies
CN101151799A (zh) 放大器装置
US20140327421A1 (en) Switching regulator and method for controlling the switching regulator
US10117035B2 (en) Active output driver supply compensation for noise reduction
WO2017067174A1 (zh) 电压模降压转换器的负载瞬态响应增强方法及系统
US9099924B2 (en) Target voltage generator for a DC to DC converter, a combination of a target voltage generator and a DC to DC converter, and a method of operating a DC to DC converter
US10637399B2 (en) Low modulation bandwidth envelope tracking circuit
JPWO2021061855A5 (ja) 包絡線追跡システム、携帯デバイス、及び包絡線追跡の方法
US20060263031A1 (en) Power supply output monitor
CN103427644A (zh) 用于包络跟踪的dc-dc转换器
US8018207B2 (en) Switching regulator
US20110267020A1 (en) Method and means to implement fixed frequency operation of buck mode switching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131125

Address after: Tokyo, Japan, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Lapis Semiconductor Co., Ltd.