CN1944235A - 电磁－磁电式微机械谐振梁结构 - Google Patents

Abstract

电磁－磁电式微机械谐振梁结构，由基体和磁场中的谐振梁构成，以基体弹性膜片和双端固支简单谐振梁构成复合敏感结构，实现输入物理量的谐振式测量。基体和谐振梁采用SOI晶圆，以外延和刻蚀工艺加工而成，基体为低掺杂，谐振梁为N型1×10¹⁹cm^－3掺杂，二者形成单晶硅整体结构；谐振梁两端具有电极，并与磁场方向正交，通过电流时产生厚度方向的安培力，振动时在两端产生感应电压；采用间歇式原理构成闭环系统，彻底解决了耦合干扰问题。本发明可简化结构和工艺，并有利于改善敏感结构的机械性能和稳定性。

Description

电磁-磁电式微机械谐振梁结构

技术领域

本发明涉及一种微机械谐振梁结构，主要用作微机械传感器或惯性器件中的谐振式敏感部件。

背景技术

谐振梁是MEMS器件中的基本功能单元，一般作为二次敏感元件和一次敏感元件一起构成复合敏感结构。一次敏感元件，如弹性膜片，在被测物理量q作用下发生相应变形；谐振梁随一次敏感元件变形受到相应的轴向张力，其谐振频率f_n随之改变，从而在f_n与被测量q之间建立对应关系；获得f_n即可获得q，这就是谐振式敏感机理。

为了获得f_n，需要设法让谐振梁处于谐振状态，并检测其谐振频率f_r，因此需要换能器，即激振器和拾振器。激振器将电能变换为机械能，使谐振梁振动，拾振器将机械能变换为电能，获得谐振梁的振动信号。多数换能器都需要在谐振梁上附加其它材料的结构，其中还包括换能器与梁主体之间的二氧化硅或氮化硅绝缘层，这些材料构成了附加结构，并与谐振梁主体构成了多层复合材料结构。这些工艺对梁机械性能的影响不可忽视。一个解决思路就是以单纯的导电材料构成谐振梁，并将其置于磁场中，利用电磁力实现激振，利用电磁感应实现拾振，即以梁自身为电磁式激振器和磁电式拾振器。

已有基于电磁-磁电原理的微机械谐振梁式传感器的先有技术，它采用双体谐振梁，将两个并行的简单谐振梁在中点处连接为一体形成H型，一个梁用作激振，另一个梁用作拾振。该技术以外延工艺为主制造各部分结构，避免了多个部分结合或键合引入的不稳定性。为加工出谐振梁的悬空结构，该先有技术在衬底材料上生长了多个不同掺杂浓度或极性的外延层，以其中某些外延层为牺牲层，利用电化学腐蚀和重掺杂停蚀技术去除牺牲层，保留所需部分，并控制结构尺寸。整个制造过程至少需要经过4次外延和多次刻蚀，其中梁的制造即需要2次不同浓度的掺杂外延，工艺略显复杂。此外，由于外延工艺的外溢扩散(out-diffusion)现象，外延层之间的界面会趋于“模糊”，而且某些场合重掺杂会对结构机械性能产生不希望的影响。

由于两个简单谐振梁在电气上也是连通的，存在共模耦合干扰，激振和拾振需经过差动变压器进行耦合。此外也有采用类似工艺的简单谐振梁的先有技术，该技术利用谐振梁的阻抗特性实现激振和拾振，耦合干扰问题更难以解决。

发明内容

本发明要解决的技术问题：克服现有技术的不足，提供一种能够很好地解决耦合干扰问题，且结构简单、实用的电磁-磁电式微机械谐振梁结构。

本发明的技术解决方案：电磁-磁电式微机械谐振梁结构，由基体和磁场中的谐振梁构成，基体包括一个随被测物理量变化而变形的弹性膜片，谐振梁两端固支于弹性膜片表面，其固有频率随弹性膜片变形而变化，实现输入物理量的谐振式测量；基体和谐振梁采用SOI晶圆，以外延和刻蚀工艺加工而成；谐振梁两端具有电极，并与磁场方向正交，通过电流时产生厚度方向的安培力，振动时在两端产生感应电压，采用间歇式方式工作构成闭环系统，以彻底解决耦合干扰问题。

所述的磁场采用永磁体或电磁线圈产生，相异磁极位于谐振梁两侧，故磁场穿过谐振梁并与其长度方向及厚度方向正交。

所述的基体和谐振梁采用的SOI晶圆由SiO₂掩埋层(BOX)、单晶硅层(SCS)和衬底组成，BOX层厚1～2μm；SCS层为N型(掺磷)，掺杂浓度约1×10¹⁹～2×10¹⁹cm^-3，厚约4～10μm，衬底为低掺杂N型。

所述的基体和谐振梁采用SOI晶圆，以外延和刻蚀工艺加工方法如下：

(1)利用刻蚀工艺对所述SOI晶圆的SCS层和BOX层进行选择性去除，将BOX层的保留部分用作牺牲层；

(2)在结构表面生长N型1×10¹⁹cm^-3掺杂的第一外延层，连接SCS层的保留部分与衬底，构成单晶硅整体结构；

(3)淀积TEOS，利用化学机械抛光平面化，再次生长同样掺杂的第二外延层，构成新的单晶硅整体结构；

(4)利用选择性刻蚀去除剩余的SiO₂，释放出双端固支的谐振梁；在谐振梁两端之外的外延层表面制作电极，以连接电路。

所述的采用间歇式工作方式构成闭环系统包括激励电路、谐振梁、检测电路和控制电路，在激励状态，控制电路控制激励电路输出激振信号，使谐振梁起振；在检测状态，控制电路控制激励电路关闭激振信号，谐振梁进入自由振动状态，振幅逐渐衰减但仍能保持一段时间，控制电路控制检测电路利用这段时间进行拾振信号的检测和放大，待谐振梁接近停振状态，激励电路再次输出激振信号，使谐振梁再次起振，如此重复。

本发明的原理：本发明的激振和拾振原理如图2所示。图中，x轴为谐振梁2的长度方向，亦是电流的方向，z轴为梁的厚度方向，亦是振动方向，y轴为谐振梁2的宽度方向，亦是磁场的大致方向。设穿过谐振梁2的磁感应强度的y轴分量沿x轴的分布为

谐振梁2中流过交流电流i(t)，则微元dx所受z向安培力为

根据右手螺旋定则，

方向为z轴(厚度)方向，故谐振梁2受到厚度方向的交变作用力而起振。

当谐振梁2振动时，谐振梁2两端产生交流感应电动势。设梁的z向瞬时速度为

则感应电动势为

其中L为谐振梁2有效长度。只考虑一阶模态，则各点 同相，并假设负载电阻足够大，则可在谐振梁2两端获得反映谐振梁瞬时振动状态的交流拾振电压v_i(t)＝E(t)。

获得v_i(t)只是解决了拾振问题，但拾振信号的检测仍然是个难题。本发明的谐振梁2为简单谐振梁，机械结构和电气结构完全重合，故激振和拾振只能共用一个导体(谐振梁)，微弱的拾振信号完全被激振信号淹没，采用传统方法难以真正实现两者的解耦。为此可借鉴Thierry Corman、KjellNorén等人在论文《“Burst”Technology with Feedback-Loop Control forCapacitive Detection and Electrostatic Excitation of Resonant SiliConSensors》中提出的间歇式(Burst)原理。但本发明所采用的具体原理与之不同。该论文虽然采用了间歇激励方式，但仍试图使传感器工作于连续振动状态，由于传感器输出信号很微弱，且相位对噪声很敏感，连续振动实际不易可靠实现，相应电路也较复杂。因此本发明采用“间歇振动”而非该论文提出的“间歇激励”原理，使谐振梁真正工作于间歇式振动状态，其基本时序如图3所示。在激励状态，电路输出激振信号，使谐振梁起振；在检测状态，关闭激振信号，谐振梁2进入自由振动状态，振幅逐渐衰减但仍能保持一段时间，检测电路利用这段时间进行拾振信号的检测和放大；待谐振梁2接近停振状态，电路再次输出激振信号，使谐振梁再次起振，如此重复。与先有技术中的基于差动变压器耦合或阻抗特性的检测方法相比，该方法彻底解决了耦合干扰问题，且不需要变压器之类的干扰隔离器件。

SOI(绝缘体上的单晶硅)为“SCS-BOX-衬底”三层结构的晶圆材料。在MEMS加工中，BOX层的一个重要用途就是“预制的”牺牲层。SiO₂与Si腐蚀选择性好，且热膨胀率接近，因而SiO₂是理想的牺牲层材料。SOI晶圆中的SCS-BOX界面质量高，利用BOX牺牲层可以获得良好的厚度精度和表面质量，故本发明采用SOI晶圆，并以其BOX为牺牲层加工谐振梁底部的空隙。

本发明与现有技术相比的优点：采用SOI晶圆和湿法刻蚀技术，工艺简单；以SOI晶圆的BOX层为牺牲层加工谐振梁底部的空隙，结构精度和表面质量好；谐振梁主要由外延层构成，且无需重掺杂，便于控制结构应力，便于获得较理想的外延层；外延层高掺杂，衬底低掺杂，有利于消除自掺杂效应，工艺性好；采用间歇式原理实现了激振信号和拾振信号间的解耦，使机械结构和电气结构重合的简单谐振梁结构真正获得实用。

附图说明

图1为本发明的结构示意图；

图2为本发明的激振和拾振原理示意图；

图3为本发明的间歇式原理的时序示意图；

图4为本发明的基本工艺步骤；

图5为间歇式原理实现闭环系统的原理示意图；

图6为磁场发生装置的第一种空间布置方式的横截面示意图；

图7为磁场发生装置的第二种空间布置方式的横截面示意图；

图8为采用本发明构成的谐振式压力传感器的敏感结构示意图；

图9为采用本发明构成的谐振式加速度计的敏感结构示意图。

具体实施方式

如图1所示，本发明由基体1和置于磁场

中的谐振梁2构成，基体1为随被测物理量变化而发生弹性变形的弹性膜片，谐振梁2两端固支于基体1表面，其固有频率随基体1变形而变化，实现输入物理量的谐振式测量；基体1和谐振梁2采用SOI晶圆，以外延和刻蚀工艺加工而成；谐振梁2两端具有电极，并与磁场

的方向正交，通过电流时产生厚度方向的安培力，振动时在两端产生感应电压，采用间歇式原理构成闭环系统，以彻底解决耦合干扰问题。

如图4所示，基体1和谐振梁2采用的SOI晶圆由单晶硅层13、SiO₂掩埋层12和衬底11组成。如图4a所示，SiO₂掩埋层12厚1～2μm；单晶硅层13为N型(掺磷)，掺杂浓度1×10¹⁹～2×10¹⁹cm^-3，厚4～10μm；衬底11为低掺杂N型。

本发明的结构主要依靠对上述SOI晶圆采用外延和湿法刻蚀等工艺而获得，具体步骤如下(其中省略了通用的掩模图形光刻工序)：

(1)如图4b所示，以SiO₂掩埋层12为停止层对单晶硅层13进行刻蚀，获得第二单晶硅层15，以第二单晶硅层15为掩模，以衬底11为停止层，对SiO₂掩埋层12进行刻蚀，获得第二SiO₂掩埋层14。第二SiO₂掩埋层14将作为后续工艺的牺牲层。

(2)如图4c所示，以第二SiO₂掩埋层14为停止层对第二单晶硅层15进行刻蚀，获得与未来的谐振梁对应的第三单晶硅层16。由于图4(b)结构表面存在由第二SiO₂掩埋层14与第二单晶硅层15构成的5～12μm高的“工字形”凸台，已不是完整平面，为保证光刻质量，淀积聚酰亚胺进行表面平整化，之后在聚酰亚胺表面淀积TEOS，最后涂敷光刻胶。刻蚀时，依光刻胶→SiO₂→聚酰亚胺→SCS的次序转移图形，最后去除掩模材料。版图设计时应补偿图形转移过程的误差，并且，为避开凸台的边缘部分，矩形的第三单晶硅层16比其下方的第二SiO₂掩埋层14的对应部分略为缩短。

(3)如图4d：在图4c结构表面生长6～12μm掺杂浓度与第三单晶硅层16接近的第一外延层17。由于外延工艺固有的选择性，外延层只会生长在第三单晶硅层16及衬底11暴露部分的表面，故第一外延层17具有图中的H型结构。由于外延工艺固有的局部效应，衬底表面外延层的厚度大于第三单晶硅层16表面外延层的厚度，故外延层厚度应以前者为准。

(4)如图4e所示，在图4d结构表面淀积约15μm的TEOS，填充低凹部，然后进行化学机械抛光(CMP)，获得完整的平面化表面；之后再进行一次化学抛光，以进一步消除表层应力。化学抛光的去除量应尽可能薄(0.5μm以下)，避免降低表面平坦度。此时，第三单晶硅层16应减薄为1～2μm的第四单晶硅层18，第一外延层17相应减薄为2～4μm的第二外延层19。

(5)如图4f所示，以步骤(3)的掺杂浓度在第四单晶硅层18和第二外延层19表面选择性生长第三外延层20。第三外延层20的厚度决定谐振梁的厚度，例如4μm厚的第三外延层将获得6～8μm厚的谐振梁。

(6)如图4g所示，此时第四单晶硅层18、第二外延层19和第三外延层20构成1×10¹⁹～2×10¹⁹cm^-3掺杂的单晶硅整体结构，称之为上层结构21；上层结构21则通过两侧加宽的固支区22与衬底11形成单晶硅整体结构。采用HF湿法刻蚀去除所有剩余的SiO₂，释放出谐振梁2，谐振梁2由第三外延层20中间段和第四单晶硅层18组成，与下方的衬底11具有1～2μm安全距离，即SiO₂掩埋层的厚度。

(7)在固支区22表面制作电极，最终获得图1所示结构。

(8)对衬底11进行加工，使其具有敏感特定物理量的功能，具体见下文对基体1实施方式的讨论。

上述工艺只需1～2次外延，2次外延的工艺条件完全相同，且完全采用湿法刻蚀，不需要干法刻蚀和电化学腐蚀，因而工艺简单，成本较低。利用SOI晶片的单晶硅层和外延层构成谐振梁，掺杂浓度适中，且单晶硅整体结构上除电极外不存在异种材料，热稳定性得到了保证。由于衬底掺杂浓度很低，而外延层掺杂浓度较高，有助于避免自掺杂效应，工艺性好。

在各部分掺杂浓度的选取上，主要考虑工艺条件、绝缘/导电性能和机械性能。从绝缘性能考虑，衬底以本征单晶硅为最优，但实际难以做到，故以体电阻率不低于50Ω·cm为准，此时掺杂浓度上限约10¹⁴cm^-3。从导电性能考虑，上层结构的掺杂浓度应尽可能高，但为避免晶格失配造成的外延层质量下降和严重内应力，采用1～2×10¹⁹cm^-3掺杂浓度。此时晶格失配很小，且体电阻率约5×10^-3Ω·cm，长×宽×厚＝800×80×8μm³的谐振梁的电阻约63Ω，从电路设计角度已经足够小了。

谐振梁2底部2μm来自单晶硅层13，若其掺杂浓度低于第二外延层20)掺杂浓度，所产生内应力将使谐振梁有下凹的趋势，减小谐振梁2与衬底11间的安全距离，严重时会使二者接触而造成结构失效。从这个角度，单晶硅层的掺杂浓度应略高于外延层，例如2.5×10¹⁹cm^-3。但这样的SOI晶圆有时无法直接得到，此时可对单晶硅层13增加扩磷工序。

如图3、图5采用间歇式工作方式构成闭环系统包括激励电路、谐振梁、检测电路和控制电路，在激励状态，控制电路控制激励电路输出激振信号，使谐振梁起振；在检测状态，控制电路控制激励电路关闭激振信号，谐振梁2进入自由振动状态，振幅逐渐衰减但仍能保持一段时间，控制电路控制检测电路利用这段时间进行拾振信号的检测和放大，待谐振梁2接近停振状态，激励电路再次输出激振信号，使谐振梁再次起振，如此重复。

激励电路采用基于直接数字合成(DDS)或压控振荡器(VCO)的信号发生电路，检测电路包括低噪声放大器和降噪滤波器等环节，而控制电路包括A/D、D/A及微控制器(MCU)或数字信号处理器(DSP)等部件，但不同应用场合可能做出非常多样的具体设计，本领域技术人员很容易实现，这里不予详述。

对于本发明中的磁场 的发生装置，从空间布置方式的角度，有两种典型的实施方式。但无论采用哪一种空间布置方式，都要求穿过梁的磁力线与y轴近似平行。

(1)两块磁体布置在微机械器件上非常靠近谐振梁2的位置，异极相对，相背磁极以导磁体连接(图中未画出)，如图6所示。这种方式的磁铁和导磁体都较小，有利于降低整个微机械器件的体积和重量；磁路范围小，磁感泄漏小；但加工安装较困难。

(2)两块磁体布置在整个微机械器件的两侧，异极相对，相背磁极以导磁体连接(图中未画出)，如图7所示。这种方式的磁铁和导磁体的体积和重量都较大；磁路范围大，磁感泄漏也较大；传感器的其它部件也可能处于磁场中，若这些部件对磁场敏感则可能产生不利影响；但这种结构加工安装容易，只要采取适当的磁屏蔽措施，在很多具体场合还是值得尝试的。

本发明结构可用于测量多种物理量。通过对基体1结构进行设计，使其对特定物理量敏感，随该物理量产生相应变形，并在谐振梁2两端产生相应张力，就可以构成检测该物理量的传感器(敏感结构)。以下为两种典型实施万式。

使基体1敏感分布压力，可构成压力敏感结构，如图8所示。采用各向异性刻蚀在衬底11背面加工深槽，深槽四周的厚部成为隔离区，深槽底部薄膜成为弹性膜片4；隔离区与玻璃底座四边键合以实现气密；弹性膜片在均布压力作用下发生挠曲，使梁两固支端发生相对位移，控制梁的谐振频率(位移→轴向张力→轴向应力→刚度→谐振频率)，从而在谐振频率与被测压力间建立起对应关系。一组典型参数为：量程0～350kPa，弹性膜片长×宽×厚＝2×2×0.2mm³，谐振梁长×宽×厚＝800×80×8μm³。

对上述压力传感器的基体1稍做修改，背面利用键合工艺连接质量块，连同膜片本身的等效质量为m，使膜片感受加速度a产生的集中力F＝ma，即可构成加速度敏感结构，如图9。此时无气密问题，故膜片仅在梁长度方向上的两边与底座结合，以提高灵敏度。

Claims (5)

1、电磁-磁电式微机械谐振梁结构，由基体(1)和磁场 中的谐振梁(2)构成，基体(1)包括一个随被测物理量变化而变形的弹性膜片(4)，谐振梁(2)两端固支于弹性膜片(4)表面，其固有频率随弹性膜片(4)变形而变化，实现输入物理量的谐振式测量；基体(1)和谐振梁(2)采用SOI晶圆，以外延和刻蚀工艺加工而成；谐振梁(2)两端具有电极，并与磁场 方向正交，通过电流时产生厚度方向的安培力，振动时在两端产生感应电压，采用间歇式工作方式构成闭环系统，以彻底解决耦合干扰问题。

2、根据权利要求1所述的电磁-磁电式微机械谐振梁结构，其特征在于：所述的磁场

采用永磁体或电磁线圈产生，相异磁极位于谐振梁(2)两侧。

3、根据权利要求1所述的电磁-磁电式微机械谐振梁结构，其特征在于：所述的基体(1)和谐振梁(2)采用的SOI晶圆由衬底(11)、SiO₂掩埋层(12)、单晶硅层(13)组成，SiO₂掩埋层(12)厚1～2μm；单晶硅层(13)为掺杂N型，掺杂浓度1×10¹⁹～2×10¹⁹cm^-3，厚4～10μm；衬底(11)为低掺杂N型。

4、根据权利要求1所述的电磁-磁电式微机械谐振梁结构，其特征在于：所述的基体(1)和谐振梁(2)采用SOI晶圆，以外延和刻蚀工艺加工，其加工方法如下：

(1)利用刻蚀工艺对所述SOI晶圆的单晶硅层13和SiO₂掩埋层(12)进行选择性去除，将SiO₂掩埋层(12)的保留部分用作牺牲层；

(2)在结构表面生长N型掺杂浓度与单晶硅层(13)接近的第一外延层(17)，连接单晶硅层(13)的保留部分与衬底(11)，构成单晶硅整体结构；

(3)淀积TEOS，利用化学机械抛光平面化，再次生长同样掺杂的第二外延层(20)，构成新的单晶硅整体结构；

(4)利用选择性刻蚀去除剩余的SiO₂，释放出双端固支的谐振梁(2)；在谐振梁(2)两端之外的外延层表面制作电极，以连接电路。

5、根据权利要求1所述的电磁-磁电式微机械谐振梁结构，其特征在于：所述的采用间歇式工作方式构成的闭环系统包括激励电路、谐振梁、检测电路和控制电路，在激励状态，控制电路控制激励电路输出激振信号，使谐振梁起振；在检测状态，控制电路控制激励电路关闭激振信号，谐振梁(2)进入自由振动状态，振幅逐渐衰减但仍能保持一段时间，控制电路控制检测电路利用这段时间进行拾振信号的检测和放大，待谐振梁(2)接近停振状态，激励电路再次输出激振信号，使谐振梁再次起振，如此重复。

Images