CN1941338A - 芯片结构与晶片结构 - Google Patents
芯片结构与晶片结构 Download PDFInfo
- Publication number
- CN1941338A CN1941338A CN 200510107803 CN200510107803A CN1941338A CN 1941338 A CN1941338 A CN 1941338A CN 200510107803 CN200510107803 CN 200510107803 CN 200510107803 A CN200510107803 A CN 200510107803A CN 1941338 A CN1941338 A CN 1941338A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- chip
- mentioned
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种芯片结构,其包括基板、线路单元、多个焊垫、第一钝化层以及重分布层。其中,线路单元设置于基板上,而焊垫设置于线路单元上。另外,第一钝化层设置于线路单元上并暴露出焊垫,而由下而上依次为钛层、铜层及钛层多层结构的重分布层设置于第一钝化层上,且与焊垫相互电连接。前述钛层、铜层及钛层多层结构的重分布层具有良好的导电性,使得芯片结构的电气特性可有效提高。
Description
技术领域
本发明涉及一种芯片结构(chip structure)以及一种晶片结构(wafer structure),且特别涉及一种具有良好电气特性的芯片结构及晶片结构。
背景技术
在高度信息化社会的今天,多媒体应用的市场不断地迅速扩张着。集成电路封装技术也需配合电子装置的数字化、网络化、区域连接化以及使用人性化的趋势发展。为达成上述的要求,必须强化电子元件的高速处理化、多功能化、集成化、小型轻量化及低价化等多方面的要求,于是集成电路封装技术也跟着朝向微型化、高密度化发展。所谓集成电路封装密度所指的是单位面积所含有引脚(pin)数目多少的程度。对于高密度集成电路封装而言,缩短集成电路与封装基板间配线的长度,将有助信号传递速度的提升,因此通过凸块(bump)作为信号传递的覆晶封装技术已渐成为高密度封装的主流。
以最常见的引线接合芯片(wire bonding chip)为例,其上的焊垫(bonding pad)通常为周围分布型态(peripheral type),经由引线电连接至封装基板上的引线接合垫;而覆晶芯片(flip chip)上的焊垫则通常是以阵列方式(array type)排列,通过凸块电连接至封装基板上的凸块接合垫。由于覆晶封装技术已渐渐成为主流趋势,故越来越多的产品将改采用覆晶技术的方式进行封装。然而,为了封装型态的改变而一并更改既有产品的芯片设计,并不符合经济原则。因此,在此过渡时期发展出焊垫重分布的技术,通过在原来引线接合芯片表面设置重分布层(Re-Distributing Layer,RDL),将引线接合芯片焊垫的周围分布型态进行重分布,使其成为覆晶芯片焊垫的阵列分布的型态,以设置覆晶封装所需的凸块。
然而,公知的重分布层由铝单层结构形成。由于铝的导电性较差,因此使用铝做为重分布层的材料,芯片的电气特性也较差。
发明内容
基于上述,本发明的目的就是在提供一种芯片结构,其具有良好的电气特性。
本发明的另一目的就是在提供一种晶片结构,其具有良好的电气特性。
本发明提出一种芯片结构,其包括基板、线路单元、多个焊垫、第一钝化层以及重分布层。其中,线路单元设置于基板上,而焊垫设置于线路单元上。另外,第一钝化层设置于线路单元上并暴露出焊垫,而由钛层、铜层及钛层组合而成的重分布层设置于第一钝化层上,且与焊垫相互电连接。
依照本发明的较佳实施例所述,上述的芯片结构例如还包括第二钝化层,其设置于第一钝化层与重分布层上,并暴露出部分重分布层。其中,第二钝化层的材料例如是聚酰亚胺(polyimide,PI)或苯并环丁烯(benzocyclobutene,BCB)。
依照本发明的较佳实施例所述,芯片结构例如还包括多个球底金属层以及多个凸块,其中球底金属层设置于第二钝化层所暴露出的重分布层上,且每一个球底金属层例如是由铝层、镍-钒合金层、铜层所组成。此外,每一个凸块分别设置于其中的一个球底金属层上。
依照本发明的较佳实施例所述,上述的第一钝化层的材料例如是二氧化硅或氮化硅。
本发明另提出一种晶片结构,其包括基板、多个线路单元、多个焊垫、第一钝化层以及重分布层。其中,线路单元设置于基板上,而焊垫分别设置于线路单元其中的一个之上。此外,第一钝化层设置于线路单元上,并将焊垫暴露出来。另外,重分布层设置于第一钝化层上,其与焊垫电连接,且重分布层为钛层、铜层及钛层多重结构。
依照本发明的较佳实施例所述,上述的晶片结构还包括第二钝化层,其设置于第一钝化层与重分布层上,并暴露出部分的重分布层。而此第二钝化层的材料例如是聚酰亚胺(polyimide,PI)或苯并环丁烯(benzocyclobutene,BCB)。
依照本发明的较佳实施例所述,上述的晶片结构例如还包括多个球底金属层以及多个凸块,其中球底金属层设置于第二钝化层所暴露出的重分布层上,而每一个凸块分别设置于球底金属层其中的一个之上。此外,每一个球底金属层例如是由铝层、镍-钒合金层、铜层或镍-钒合金层、铜层多层结构所组成。
依照本发明的较佳实施例所述,上述的第一钝化层的材料例如是二氧化硅或氮化硅。
本发明采用钛层、铜层及钛层多层结构作为重分布层,由于铜金属层的上下表面皆被钛金属层所包覆住,使得铜金属层不易受到水气影响,以减缓铜受水气氧化的情形。此外,由于铜的导电性较铝为佳,因此可以增加芯片的电气特性。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为本发明一实施例的晶片示意图。
图2为本发明一实施例的芯片结构示意图。
主要元件标记说明
100:晶片
200:芯片结构
210:基板
220:线路单元
230:焊垫
240:第一钝化层
250:重分布层
260:第二钝化层
270:球底金属层
280:凸块
具体实施方式
图1为本发明一实施例的晶片示意图。请参考图1,一般而言,晶片的形成通常是使用三氯硅烷以热分解法以形成棒状的结晶硅。或者,将高纯度的碎粒状多结晶硅热熔为液状,再利用浮熔区法(Floating Zone)或柴式法(Czochralski)以形成棒状的结晶硅。然后,再利用例如线切割法将棒状的结晶硅切割成片状的晶片。之后,晶片100会经过形成集成电路的前期处理,再将晶片100予以切割,以形成多个芯片结构200。
图2为本发明一实施例的芯片结构示意图。请参考图2,芯片结构200包括基板210、线路单元220、多个焊垫230、第一钝化层240以及重分布层250。其中,线路单元220设置于基板210上,而焊垫230设置于线路单元220上。此外,第一钝化层240设置于线路单元220上,且第一钝化层240并不会完全将焊垫230覆盖住,而会暴露出焊垫230的部分区域。另外,重分布层250设置于第一钝化层240上,且重分布层250与焊垫230电连接。本实施例中,重分布层250由下而上依次为钛层、铜层及钛层多层结构所组成。更详细地来说,铜金属层设置于重分布层250的中间,而铜金属层的上下表面皆有钛金属层将其包覆住。而在一较佳实施例中,第一钝化层240例如是由二氧化硅、氮化硅、高分子材料或是其它绝缘材质所构成。
承上述,在本实施例中,重分布层250由钛层、铜层及钛层多层结构所组成,以取代公知技术所使用的钛层、铝层及钛层多层结构。由于铜的导电性较铝为佳,因此可以提高芯片的电气特性。
值得注意的是,在本实施例中,还可以在重分布层250与第一钝化层240之上,设置一层第二钝化层260,且此第二钝化层260不会完全将重分布层250覆盖住,而会使部分的重分布层250暴露出来。在一较佳实施例中,此第二钝化层260例如是由聚酰亚氨(polyimide,PI)、苯并环丁烯(benzocyclobutene,BCB)或其它绝缘材质所构成。
承上述,在本发明的芯片结构200中,芯片结构200还包括多个球底金属层270以及多个凸块280,其中球底金属层270设置于第二钝化层260所暴露出的重分布层260上,而每一个凸块280分别设置于每一个球底金属层270之上。在一较佳实施例中,球底金属层270例如是由铝层、镍-钒合金层、铜层多层结构所组成。更详细地来说,铝金属层设置在球底金属层270中的最下层,而镍-钒合金设置于铝之上,铜则设置于镍-钒合金之上。由于球底金属层270会直接与第二钝化层260直接接触,而铝适于与第二钝化层260接触附着,因此使用铝作为黏着层。
值得注意的是,铜金属在遇到水气时,很容易被氧化。而在本实施例中,由于铜金属层的上下表面由钛金属层将其包覆住,以形成重分布层250,因此钛可以阻绝水气侵入重分布层250中,避免铜被氧化。
综上所述,本发明的重分布层由下而上依次由钛层、铜层及钛层多层结构所组成,以取代公知的铝单层结构。由于在重分布层中,铜金属层的上下表面由钛金属层包覆住,因此可以改善铜易受水气氧化的情形。此外,由于铜的导电性较铝为佳,因此由钛层、铜层及钛层多层结构所组成的重分布层,可以增加芯片的电气特性。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。
Claims (12)
1.一种芯片结构,其特征在于包括:
基板;
线路单元,设置于该基板上;
多个焊垫,设置于该线路单元上;
第一钝化层,设置于该线路单元上,并暴露出上述焊垫;
重分布层,设置于该第一钝化层上,其中该重分布层与上述焊垫电连接,且该重分布层由下而上依次为钛层、铜层及钛层。
2.根据权利要求1所述的芯片结构,其特征在于还包括第二钝化层,设置于该第一钝化层与该重分布层上,并暴露出部分该重分布层。
3.根据权利要求2所述的芯片结构,其特征在于该第二钝化层的材料包括聚酰亚胺(polyimide,PI)或苯并环丁烯(benzocyclobutene,BCB)。
4.根据权利要求1所述的芯片结构,其特征在于还包括:
多个球底金属层,设置于第二钝化层所暴露出的该重分布层上;以及
多个凸块,每一个上述凸块分别设置于上述球底金属层其中的一个之上。
5.根据权利要求4所述的芯片结构,其特征在于每一个上述球底金属层包括铝层、镍-钒合金层、铜层或镍-钒合金层、铜层。
6.根据权利要求1所述的芯片结构,其特征在于该第一钝化层的材料包括二氧化硅或氮化硅。
7.一种晶片结构,其特征在于包括:
基板;
多数个线路单元,设置于该基板上;
多数个焊垫,分别设置于上述线路单元其中的一个之上;
第一钝化层,设置于上述线路单元上,并暴露出上述焊垫;以及
重分布层,设置于该第一钝化层上,其中该重分布层与上述焊垫电连接,且该重分布层由下而上依次为钛层、铜层及钛层。
8.根据权利要求7所述的晶片结构,其特征在于还包括第二钝化层,设置于该第一钝化层与该重分布层上,并暴露出部分该重分布层。
9.根据权利要求8所述的晶片结构,其特征在于该第二钝化层的材料包括聚酰亚胺(polyimide,PI)或苯并环丁烯(benzocyclobutene,BCB)。
10.根据权利要求7所述的晶片结构,其特征在于还包括:
多个球底金属层,设置于第二钝化层所暴露出之该重分布层上;以及
多个凸块,每一个上述凸块分别设置于上述球底金属层其中的一个之上。
11.根据权利要求10所述的晶片结构,其特征在于每一个上述球底金属层包括铝层、镍-钒合金层、铜层或镍-钒合金层、铜层。
12.根据权利要求7所述的晶片结构,其特征在于该第一钝化层的材料包括二氧化硅或氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510107803 CN1941338A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构与晶片结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510107803 CN1941338A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构与晶片结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1941338A true CN1941338A (zh) | 2007-04-04 |
Family
ID=37959330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510107803 Pending CN1941338A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构与晶片结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1941338A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412143A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺 |
CN106486384A (zh) * | 2015-08-25 | 2017-03-08 | 华亚科技股份有限公司 | 晶圆级封装的制作方法 |
-
2005
- 2005-09-30 CN CN 200510107803 patent/CN1941338A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412143A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺 |
CN106486384A (zh) * | 2015-08-25 | 2017-03-08 | 华亚科技股份有限公司 | 晶圆级封装的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070187823A1 (en) | Semiconductor device | |
CN101315915B (zh) | 半导体装置 | |
US6551854B2 (en) | Semiconductor device having bump electrodes and method of manufacturing the same | |
US6181016B1 (en) | Bond-pad with a single anchoring structure | |
US7482200B2 (en) | Process for fabricating chip package structure | |
JP2008118140A (ja) | 反り防止用の補強部材が基板に連結された半導体チップスタックパッケージ | |
CN1222993C (zh) | 小型半导体封装装置 | |
CN102376668A (zh) | 覆晶封装结构以及半导体芯片 | |
US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
CN101060087A (zh) | 电极及其制造方法,以及具有该电极的半导体器件 | |
JP4021104B2 (ja) | バンプ電極を有する半導体装置 | |
TW201243972A (en) | Semiconductor chip with supportive terminal pad | |
KR100842921B1 (ko) | 반도체 패키지의 제조 방법 | |
CN1855461A (zh) | 重布线层及其线路结构 | |
US6404061B1 (en) | Semiconductor device and semiconductor chip | |
CN1694247A (zh) | 封装的结构 | |
CN1992246A (zh) | 复合凸块 | |
KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
US7030492B2 (en) | Under bump metallurgic layer | |
CN1941338A (zh) | 芯片结构与晶片结构 | |
CN1779958A (zh) | 复晶球阵列封装的结构 | |
US9153541B2 (en) | Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same | |
KR20030040644A (ko) | 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그제조 방법 | |
US20080251937A1 (en) | Stackable semiconductor device and manufacturing method thereof | |
US6452256B1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |