CN1937254A - 一种降低跳变电压的薄膜晶体管器件 - Google Patents

Abstract

本发明公开了一种薄膜晶体管器件。此薄膜晶体管器件包括：一个透明玻璃基板；栅电极；隔断栅电极扫描线和源电极扫描线的栅电极绝缘层；有源层；掺杂层；和源/漏电极；隔断源电极扫描线和透明像素电极的钝化层。其中有源层之下的栅极绝缘层包含三层的绝缘介质，中间绝缘薄膜的介电常数低于上层绝缘膜和下层绝缘膜的介电常数，因此该器件具有更低的跳变电压，从而可以抑制应用该薄膜晶体管的液晶显示器闪烁和串扰、改善画面显示品质。

Description

一种降低跳变电压的薄膜晶体管器件

技术领域

本专利是关于一种液晶显示器面板的薄膜晶体管，特别是通过控制寄生电容来降低跳变电压的结构，属于液晶显示器领域。

背景技术

近十年以来，液晶显示器作为一种平板显示技术吸引了越来愈多的关注。它具有体积小和便携性的特点，与传统的阴极射线管和其它平板显示(如等离子显示)相比，液晶显示器的功耗较小。特别是TFT-LCD器件被广泛地应用于办公室设备和家庭影像器材。TFT-LCD器件通过薄膜晶体管控制每一个像素获得不同的驱动电压，从而实现精细画面的显示。

图1表示一种现有技术的TFT-LCD器件中单一像素中薄膜晶体管的横截面。通常的制造工艺是：

首先在清洗过的玻璃1上面用磁控溅射的方法沉积一层金属薄膜，作为扫描线的栅电极2。通过光学掩膜的图形转换和刻蚀工艺，形成了TFT面板所需的扫描线。接下来在栅金属2上按次序沉积一层栅极绝缘层3(如氮化硅)、一层半导体薄层4(如非晶硅)、和一层低电阻的半导体薄层5(如n+掺杂非晶硅)。然后通过光刻工艺形成岛状结构。接下来在透明基板上沉积一层金属薄膜(如钼、铝、铝镍合金等)，作为数据线和源漏电极。通过光刻工艺形成源电极6和漏电极7。接下来在金属电极上面沉积一层钝化层8以起保护作用。利用光刻工艺在钝化层开孔使部分漏电极暴露，再沉积一层透明像素电极9(如氧化铟锡)，使之与漏电极8接触。最后利用光刻工艺形成像素电极的图案。

然而栅极绝缘层在隔断栅金属和非晶硅的同时，也在栅极和源极之间形成了寄生电容。此寄生电容降低源漏电极的工作负载，造成所谓的跳变电压(Kick-back)。

如图3所示，更加清楚地理解跳变电压的产生和寄生电容的作用。当用掩膜版来定义数据线时，工艺过程中可能发生未对准，导致栅电极2和源电极6之间发生交叠。由此形成的寄生电容14可用图3中的等效电路Cgs来描述。在TFT器件13上施加一定的Vg，TFT的源电极和漏电极导通。数据线的信号会被传送到液晶层16(Clc)和存储电容15(Cst)上。完成一个扫描周期后，撤除扫描线11上的电压Vg，使得TFT13处于截止状态。LCD器件16依靠存储电容15维持工作负载。寄生电容产生的信号电压Vsignal变化量—跳变电压(kick-back voltage)可用ΔVp如公式1描述：

$\mathrm{\ΔVp}=\frac{\mathrm{Cgs}}{\mathrm{Cgs}+\mathrm{Cst}+\mathrm{Clc}}(\mathrm{Vgh}-\mathrm{Vgl})$ 公式1

其中，Vgh是扫描线11和栅电极2的开起电压；Vgl是扫描线11和栅电极2的关闭电压。

根据公式1，跳变电压ΔVp是随Cgs而变化的函数，Cgs越小，ΔVp就越小。

如前所述，栅电极2和源电极6之间的交叠产生的Cgs以及ΔVp的存在，导致画面品质的降低，如闪烁、串扰等。

因此，对于从事TFT-LCD相关领域的研发人员来说，降低薄膜晶体管的跳变电压以改善其馈入特性，是TFT阵列设计的重要课题。

发明内容

本发明的目的是通过降低TFT器件的寄生电容来降低跳变电压ΔVp，从而克服图像闪烁、串扰等，提高了TFT-LCD的显示品质。

在介绍本发明之前首先简要说明绝缘介质对电容的影响。

寄生电容Cgs14的大小可以由公式2描述：

$C=\mathrm{\ϵ}\frac{A}{d}$ 公式2

其中ε是绝缘介质的介电常数，A是电极面积，d是电极间距。

由公式2可以推断，越小的介电常数导致越小的电容值。

本发明的目的是这样实现的：

一种薄膜晶体管器件，它包括一个透明玻璃基板；栅电极；隔断栅电极扫描线和源电极扫描线的栅电极绝缘层；有源层；掺杂层；源/漏电极；隔断源电极扫描线和透明像素电极的钝化层。其中有源层之下的栅极绝缘层包含三层绝缘薄膜，位于中间的绝缘膜的介电常数低于上层和下层绝缘膜的介电常数。栅极绝缘层的中间绝缘薄膜的介电常数低于6。栅极绝缘层的中间绝缘薄膜还可以是复层结构。

这样在保证薄膜晶体管器件具有良好的介电性能的前提下，栅源寄生电容相当于三个电容串联，降低了栅极绝缘层的介电系数，从而降低了寄生电容Cgs，降低了跳变电压。

本发明与原先TFT-LCD的制造技术相比，不需要更改面板设计，也不增加光刻次数。充分地利用了现有技术和设备，在不显著增加工艺周期以及不降低产能的情况下，可以达到提高画面显示质量。

附图说明

图1：在先技术的器件横截面图；

图2：薄膜晶体管器件的等效电路图；

图3：本发明的TFT-LCD器件横截面图；

图中标识：1、玻璃基板；2、栅电极；3、栅电极绝缘层；3a、下层绝缘膜；3b、中间层绝缘膜；3c、上层绝缘膜；4、有源层；5、掺杂层；6、源电极；7、漏电极；8、钝化层；9、透明像素电极；10、公共电极；11、栅极扫描线；12、数据扫描线；13、薄膜晶体管TFT；14、栅源寄生电容；15、存储电容；16、液晶层电容；17、液晶层电阻。

具体实施方式

下面结合附图和实施例来对本发明做更详细的说明。

如图3所示，薄膜晶体管器件有源层之下的栅极绝缘层结构的上层和下层薄膜是氮化硅，中间层薄膜可以是氧化硅、氮氧化硅(SiON)、掺氟的氧化硅(FSG)、掺碳的氧化硅(carbon-doped SiO2)、氮化硅(SiC)、低介电常数的其它掺杂的氮化硅、低介电常数的有机绝缘介质等。因为富氧的氧化硅(O-rich SiOx)和富氮的氮化硅(N-rich SiNx)，其介电常数具有相同的变化趋势。

该薄膜晶体管有源层之下的栅极绝缘层的上层氮化硅(刻蚀阻挡层)薄膜3c厚度是10纳米至200纳米，下层氮化硅(界面层)薄膜3a厚度是10纳米至100纳米，中间层绝缘氧化硅薄膜3b的的厚度是100至600纳米。

下面再来看SiO2和Si3N4的介电常数的比较： ${\mathrm{\ϵ}}_{\mathrm{Si}{O}_2}=4~5$ 和 ${\mathrm{\ϵ}}_{S{i}_3{N}_4=6~7.}$ 栅源寄生电容相当于三个电容串联，由于前面所述的氧化硅的低介电常数，这样在相同尺寸的电容中采用氧化硅作为绝缘介质，要比氮化硅的电容降低50％。在栅电极的绝缘层里使用氧化硅作为中间一层绝缘膜，可以降低栅电极2和源电极6之间的寄生电容Cgs，从而降低了跳变电压。

而且使用SiNx作为非晶硅的界面层，因为它的空穴诱发率比SiOx低，能保持更好的断开电流特性。底层的SiNx作为中间绝缘薄膜的腐蚀阻挡层，隔断栅金属和源漏金属，防止二者之间的短路。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1、一种薄膜晶体管器件，包括：一个透明玻璃基板；栅电极；隔断栅电极扫描线和源电极扫描线的栅电极绝缘层；有源层；掺杂层；源/漏电极；隔断源电极扫描线和透明像素电极的钝化层。其特征在于，其中有源层之下的栅极绝缘层包含三层绝缘薄膜，位于中间的绝缘膜的介电常数低于上层和下层绝缘膜的介电常数。

2、按照权利要求1所述的薄膜晶体管器件，其栅极绝缘层的中间绝缘薄膜的介电常数低于6。

3、根据权利要求2所述薄膜晶体管器件，其栅极绝缘层结构的上层和下层绝缘薄膜是氮化硅，中间层绝缘薄膜是二氧化硅(SiO2)、氮氧化硅(SiON)、掺氟的氧化硅(FSG)、掺碳的氧化硅(carbon-doped SiO2)、氮化硅(SiC)、低介电常数的其它掺杂的氮化硅、低介电常数的有机绝缘介质。

4、根据权利要求权利要求3中所述的薄膜晶体管器件，其栅极绝缘层的上层绝缘薄膜厚度是10纳米至200纳米，下层绝缘薄膜厚度是10纳米至100纳米，中间层绝缘薄膜的的厚度是100至600纳米。

5、按照权利要求1所述的薄膜晶体管器件，其栅极绝缘层的中间绝缘薄膜还可以是复层结构。

Images