CN1934554A - 支持地址信息、数据、及传送合格号的双通道总线结构 - Google Patents

支持地址信息、数据、及传送合格号的双通道总线结构 Download PDF

Info

Publication number
CN1934554A
CN1934554A CNA2005800084612A CN200580008461A CN1934554A CN 1934554 A CN1934554 A CN 1934554A CN A2005800084612 A CNA2005800084612 A CN A2005800084612A CN 200580008461 A CN200580008461 A CN 200580008461A CN 1934554 A CN1934554 A CN 1934554A
Authority
CN
China
Prior art keywords
transmission
broadcasting
data
receiving unit
contained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800084612A
Other languages
English (en)
Other versions
CN100461146C (zh
Inventor
金珍苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1934554A publication Critical patent/CN1934554A/zh
Application granted granted Critical
Publication of CN100461146C publication Critical patent/CN100461146C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明揭示各种方法及处理系统，其包括经由一具有第一及第二通道的总线进行通信的发送及接收组件。所述发送组件可在所述第一通道上广播复数个读取及写入地址位置、复数个传送合格号及写入数据。所述接收组件可根据所述写入地址位置及所述传送合格号的一第一部分，将在所述第一通道上广播的所述写入数据存储在所述接收组件处。所述接收组件还可根据所述读取地址位置及所述传送合格号的一第二部分自所述接收组件检索读取数据，并在所述第二通道上广播所检索的数据。

Description

支持地址信息、数据、及传送合格号的双通道总线结构
技术领域
本发明大体而言涉及数字系统，且更具体而言涉及一种能够支持地址信息、数据及传送合格号(qualifier)的双通道总线结构。
背景技术
仅需敲击几下键盘即可执行复杂处理任务的计算机已使电子工业发生了革命性变化。这些复杂任务涉及到数量令人难以置信的复杂组件，这些复杂组件使用总线以快速且有效的方式相互通信。总线是计算机内各组件之间的通道或路径。
一典型计算机包括一具有系统存储器的微处理器。一高带宽系统总线可用以支持这两者之间的通信。此外，还具有一用于将数据传送至较低带宽外围设备的较低性能周边总线。在某些情形中，还可具有一用于对各种资源进行编程的配置总线。可使用桥接器在所述较高与较低带宽总线之间有效地传送数据以及提供必需的协议转译。
传统上，驻存于计算机内的诸多总线一直构建为共享总线。共享总线可为任何数量的组件提供通过一共用路径或通道进行通信的途径。近年来，共享总线技术已在很大程度上被点-对-点交换连接法所替代。点-对-点交换连接法可在总线上两个正相互通信的组件之间提供一直接连接。可使用多个直接链接以允许数个组件同时通信。
传统型总线设计包括独立且分离的读取、写入及地址通道。例如，微处理器可通过将一地址位置置于所述地址通道上且发送合适的读取/写入控制信号来读取系统存储器或向系统存储器进行写入。当所述微处理器向系统存储器写入数据时，其通过所述写入通道发送所述数据。当微处理器自系统存储器读取数据时，其通过所述读取通道接收所述数据。
尽管此种特定总线结构为一计算机中各组件之间的通信提供了一相当标准化的方式，但其需要大量专用通道。这些通道需要具有驱动器、接收器及缓冲电路，所有这些均需消耗电力。在集成电路应用中，这些通道会占用甚为宝贵的芯片面积。因此，业内需要一种简化的总线结构。
发明内容
在本发明的一个方面中，一种通过一总线在一发送组件与一接收组件之间进行通信的方法包括：所述发送元件在一第一通道上广播复数个读取及写入地址位置、复数个传送合格号及写入数据。所述接收组件根据所述写入地址位置及所述传送合格号的第一部分来存储在所述第一通道上所广播的写入数据。所述接收组件还根据所述读取地址位置及传送合格号的第二部分自接收组件检索读取数据并在所述第二通道上广播所检索的数据。
在本发明的另一方面中，一种处理系统包括一具有第一及第二通道的总线。一发送组件经配置以在所述第一通道上广播复数个读取及写入地址位置、复数个传送合格号及写入数据。一接收组件经配置以根据所述写入地址位置及所述传送合格号的第一部分来存储在所述第一通道上广播的写入数据。所述接收组件还经配置以根据所述读取地址位置及所述传送合格号的第二部分检索读取数据并在所述第二通道上广播所检索的读取数据。
在本发明的再一方面中，一种处理系统包括一具有第一及第二通道的总线。所述处理系统还包括用于在所述第一通道上广播复数个读取及写入地址位置、复数个传送合格号及写入数据的构件。所述处理系统进一步包括用于根据所述写入地址位置及所述传送合格号的第一部分来存储在所述第一通道上所广播的写入数据、根据所述读取地址位置及所述传送合格号的第二部分来检索读取数据及在所述第二通道上广播所检索的读取数据的构件。
应了解，所属领域的技术人员根据下文详细说明将易知本发明的其它实施例，在下文详细说明中以例示方式显示并阐述本发明的各种实施例。应了解，本发明可具有其它及不同的实施例且可对其数个细节做其它不同修改，而所有这些均不背离本发明的精神及范围。因此，所述附图及详细说明均应视为例示性而非限定性。
附图说明
在附图中，以举例而非限定方式图解说明本发明的各个方面，图式中：
图1为一图解说明经由一双通道总线在一处理系统内两个组件之间进行点-对-点连接的实例的概念性方块图。
图2为一图解说明经由一能够支持地址信息、数据及传送合格号的双通道总线在一处理系统内两个组件之间进行点-对-点连接的实例的概念性方块图；
图3为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线进行两个管线式读取作业的时序图；
图4为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线进行三个管线式读取作业的时序图；及
图5为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线进行读取及写入作业的时序图。
具体实施方式
下文结合附图所作的详细说明旨在作为对本发明各种实施例的说明而非旨在代表本发明仅可实施为这些实施例。在本发明揭示内容中所说明的每一实施例仅旨在用作本发明的实例或例示，而未必应判定其好于或优于其它实施例。所述详细说明包含具体细节以便于实现对本发明的透彻了解。然而，所属领域的技术人员将易知，无需这些具体细节也可实施本发明。在某些情形中，以方块图形式显示众所周知的结构及组件，以免遮掩本发明的概念。缩略语及其它描述性术语的使用可能仅是为了方便及清晰起见，而并非打算限制本发明的范围。
图1为一图解说明在一处理系统内两个组件之间通过一总线实现点-对-点连接的实例的概念性方块图。所述处理系统100可为一合作执行一个或一个以上处理功能的组件集合。通常，所述处理系统可为一计算机，或驻存于一计算机内，且能够处理、检索及存储信息。
图中显示处理系统100具有一发送组件102通过一总线106与一接收组件104进行通信。在处理系统100的一实施例中，总线106为发送组件102与所述接收组件之间的专用总线。在处理系统100的另一实施例中，发送组件102经由一总线互连线(未显示)通过总线106以点-对-点连接与接收组件104进行通信。然而，所属领域的技术人员将易知，本发明通篇所说明的各发明性方面并非仅限于一专用总线或点-对-点交换连接，而是可应用于任意类型的总线技术，包括例如共享总线。
发送组件102可为任意类型的总线管控组件，包括例如微处理器、数字信号处理器(DSP)、直接存储器存取控制器、桥接器、可编程逻辑组件、离散门或晶体管逻辑、或任何其它信息处理组件。
接收组件104可为任何存储组件，包括例如寄存器、存储器、桥接器、或任何其它能够检索及存储信息的组件。所述接收组件的每一地址位置处的存储能力可视特定应用及整体设计约束而异。为便于解说，将以每一地址位置具有1-字节存储能力来说明所述接收组件。
可通过取消传统总线结构中所使用的地址通道来降低总线106的复杂性。可通过将写入通道再定义为“传输通道”108来实现所述地址通道的取消。所述传输通道108可用作一以时分多路复用形式在发送组件102与接收组件104之间广播信息的类属媒体。此信息可包括：地址信息、写入数据、传送合格号、或任何其它与总线相关的信息。术语“传送合格号”是指一描述读取作业、写入作业、或任何其它与总线相关的作业的属性的参数。“传送合格号群组”是指与单次读取作业、写入作业、或其它与总线相关的作业相关联的一个或一个以上传送合格号。传送合格号的实例包括：读取/写入信号、有效载荷大小信号、字节启用信号、猝发传输信号、传送识别标记、安全信号、及可高速缓存的属性信号。下文将更详细地讨论这些传送合格号中的每一个。所属领域的技术人员不难理解，在实际实施方案中所用的传送合格号可视具体应用及整体设计约束而异。在这些实施方案中所用的传送合格号可包括上述一个或一个以上传送合格号及/或任何其他用于描述任何总线相关作业的属性的信号参数的任一组合。
在总线106的至少一个实施例中，传输通道108与读取通道两者均可为64位宽、具有8字节通路(lane)。此使发送通道102能够在传输通道108上广播多达8个字节的写入数据，且使接收组件104能够在读取通道110上广播多达8个字节的读取数据。此外，如在图2中所概念性地图解说明，发送组件102能够在传输通道108上同时广播一32位地址及多达30位的传送合格号。
返回图1，发送组件102可执行任何与总线相关的作业，包括自接收组件104进行读取或向接收组件104进行写入。在发送组件102向接收组件104进行写入的情形中，所述发送组件可经由传输通道108将一地址位置连同一传送合格号群组一起广播，并后面跟随一有效负载。术语“有效负载”是指与单次读取或写入作业相关联的数据。在此种情形中，所述传送合格号可包括：一指示写入作业的“读取/写入信号”，及一指示所述有效负载内所包含的数据字节数量的“有效负载大小信号”。如果所述有效负载为多个字节，则接收组件104可自传输通道108上所广播的地址位置开始，将所述有效负载存储于一顺序性地址位置区块内。举例而言，如果发送装置102广播一地址位置100HEX及紧接着一4-字节的有效负载，则接收组件104可将所述有效负载写入至一地址位置区块中，其中所述地址位置区块始自100HEX并结束于103HEX。
在发送组件102自接收组件104进行读取的情形中，所述地址位置及相关联的传送合格号群组可为需在传输通道108上广播的唯一信息。所述传送合格号可包括：一指示读取作业的“读取/写入信号”、及一指示所述有效负载中所包含的数据字节数量的“有效负载大小信号”。如果所述有效负载为多个字节，则接收组件104可自传输通道108上所广播的地址位置开始，自一顺序性地址位置区块读取所述有效负载。举例而言，如果发送装置102广播一地址位置200HEX且请求一4-字节有效负载，则接收组件104可自一地址位置区块中检索所述有效负载，其中所述地址位置区块始自200HEX并结束于203HEX。
除所述读取/写入及有效负载大小信号外，一传送合格号群组还可包括一字节启用信号。所述“字节启用信号”可用来指示哪些字节通路将用于广播所述有效负载。举例而言，在传输通道108或读取通道110上所广播的一4字节有效负载可使用8个字节通路中的4个。一写入作业的字节启用信号可用以向接收组件104指示在传输通道108上4个字节通路中，哪些将用于广播所述有效负载。同样地，一读取作业的字节启用信号可用以向接收组件104指示所述发送组件期望在读取通道110上4个字节通路中的哪些上接收所述有效负载。
所述传送合格号群组还可包括一猝发传输信号。所述“猝发传输信号”可用以指示将以单次传输还是以猝发传输方式广播所述有效负载。当在单个时钟周期内在传输或读取通道108及110上广播整个有效负载时，会出现“单次传输”。因此，可使用单次传输在全部位通路均启用的情况下广播一8字节有效负载。另一方面，当所述有效负载在多个时钟周期中在传输通道108或读取通道110上广播时，则会出现“猝发传输”。因此，广播一具有多于8个字节的有效负载可能需要进行猝发传输。
可使用一隐式寻址方案来控制在传输及读取通道108及110上广播的读取及写入数据序列。举例而言，如果发送组件102通过在传输通道108上广播一地址位置及合适的读取/写入信号来启动一写入作业，则可在启动一新的写入作业之前在传输通道108上广播该写入作业的有效负载。另一方面，如果发送组件102通过广播合适的读取/写入信号及多个地址位置来启动多个读取作业，则接收组件104可按其接收所述地址位置的相同顺序来检索所述数据。
“传送识别标记”可用作隐式寻址方案的替代方案。发送组件102可为每一读取/写入作业指配一传送识别标记。所述传送识别标记可随与该读取或写入作业相关联的地址位置一起在传输通道108上广播。倘若为一写入作业，发送组件102可将所述传送识别标记与所述有效负载一起发送，而接收组件104可使用自所述合适的传送合格号群组所恢复的传送识别标记来识别所述有效负载。倘若为一读取作业，接收组件104可将所恢复的传送识别标记随有效负载一起发送，且所述发送组件可使用所述传送识别标记来识别所述有效负载。
另一类型的传送合格号为一“可高速缓存的属性信号”。所述可高速缓存的属性信号可在其中一微处理器经由一高速缓存器存取系统存储器的情形中使用。在此种情形中，发送组件102为所述微处理器且接收组件104为所述高速缓存器。如果所述高速缓存器检测到一可高速缓存的属性信号被置高，则其可依据是要求进行一读取作业还是一写入作业而尝试自所述高速缓存器读取数据或将数据写入至所述高速缓存器。如果所述微处理器请求一读取作业且所述数据未被高速缓存，则所述高速缓存器可自系统存储器中检索数据且在将其转接至微处理器之前高速缓存所检索的数据。
再一类型的传送合格号为安全信号。所述“安全信号”可用以指示所述有效负载是数据还是指令。所述安全信号也可用以准许一总线管控装置存取一特定存储器资源。
可使用任意数量的协议来构建迄今所说明的各种概念。在下文的详细说明中，将提供一总线协议的实例。提供此总线协议旨在例示一处理系统的发明性方面，但应了解，这些发明性方面可与任何合适的协议一起使用。下面表1显示用于此协议的基础信令。所属领域的技术人员在实际构建本文所述总线结构时将很容易地能够改变该协议及/或向此协议中添加信号。
表1
  信号   定义   驱动部件
  Clock   参考时钟信号   处理系统
  AValid   正在传输通道上广播一有效地址   发送组件
  Transfer Ack   指示接收组件能够接受一要执行一读取或写入作业的请求   接收组件
  TransmitChannel   用于将地址信息、传送合格号及写入数据广播至接收组件的64-位总线   发送组件
  Write Ack   指示接收组件能够接受写入数据   接收组件
  Read Channel   用于将读取数据广播至发送组件的64-位总线   接收组件
  Read Ack   向发送组件确认接收组件正在读取通道上广播读取数据   接收组件
图3为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线进行两个管线式读取作业的时序图。可使用一系统时钟302使所述发送组件与接收组件间的通信同步化。图中显示所述系统时钟302具有十四个周期，其中为方便说明，每一周期均依序编号。
发送组件可在第二时钟周期303期间通过将AValid 304信号置高来启动一读取作业。在将所述AValid 304信号置高的同时，所述发送组件可在传输通道308上广播一地址位置及一与一第一读取作业R1相关联的传送合格号群组。所述传送合格号可包括一读取/写入信号及一有效负载大小信号，这些信号共同通知接收组件所述发送组件正在请求一32-字节的读取作业。所述传送合格号还可包括一猝发传输信号及一字节启用信号。在此种情形中，可设定所述信号来指示所述接收组件应使用64-位读取通道312的全部字节通路将所述有效负载作为一延续四个时钟周期的猝发传输来广播。所述传送合格号也可包括一传送识别标记，所述接收组件可将该传送识别标记随所述有效负载一起发送。一安全信号也可包含于所述传送合格号内，以准许接收组件进行存取。在一自微处理器向系统存储器进行广播的情形中，一可高速缓存的属性信号也可包含于所述传送合格号内。
当所述接收组件检测到AValid 304信号被置高时，其可自传输通道308对地址信息及相关联的传送合格号群组进行取样。所述接收组件可依据读取/写入信号、有效负载大小信号、猝发传输信号及字节启用信号确定出所述发送组件正在请求在读取通道312的全部字节通路上以一延续四个时钟周期的猝发传输形式广播一32-字节的读取作业。倘若所述接收组件为一高速缓存器，接收组件也可检查所述传送合格号中是否有一可高速缓存的属性信号。所述接收组件还可通过检查所述安全信号来确定所述发送组件是否被授权存取所述读取数据。如果所述安全信号未被置高，则所述接收组件可将一信号发回至所述发送组件以指示其未被授权读取数据。假定所述安全信号被正确地置高，则所述接收组件可在合适的地址位置处开始检索数据。接收组件也可将一Transfer Ack(传送确认)306信号置高来指示其已接收到所述广播。在此种情形下，可将所述Transfer Ack306信号连续置高。
在第二时钟周期303结束时，所述发送组件可检测Transfer Ack 306信号的置高，且通过启动另一读取作业来做出响应。此可通过将所述AValid 304信号置高并在传输通道308上广播一地址位置及一与一第二读取作业相关联的传送合格号群组来实现。所述传送合格号还可包括用于向所述接收组件发出如下通知之信令：已授权所述发送装置发起一32-字节读取作业，及应在读取通道312的全部字节通路上以一延续四个时钟周期的猝发传输形式广播自所述接收组件读取的有效负载。一传送识别标记、一安全信号及/或一可高速缓存的属性信号也可包括在所述传送合格号内。
当所述接收组件检测到AValid 304信号被置高时，其可对来自传输通道308的地址信息及相关联传送合格号群组进行取样。假定安全信号被置高，所述接收组件即可在合适的地址位置处开始检索数据。所述接收组件也可将Transfer Ack 306信号置高来指示其接收到所述广播。
一旦所述发送组件在第三时钟周期305结束时检测到Transfer Ack 306信号，其即可在第四时钟周期307内将AValid 304信号置低来指示所述接收组件：将不会请求一读取或写入作业。
由于所述接收组件的读取等待时间，在可将读取数据提供至读取通道312之前可能经历一数个时钟周期的延迟。在此种情况下，可自所述接收组件检索与第一读取作业R1相关联的有效负载R1(1)的前8个字节且在第六时钟周期311期间在读取通道312上广播，可自所述接收组件检索与第一读取作业R1相关联的有效负载R1(2)的第二8个字节且在第七时钟周期313期间在读取通道312上广播，可自所述接收组件检索与第一读取作业R1相关联的有效负载R1(3)的第三8个字节且在第八时钟周期315期间在读取通道312上广播，及可自所述接收组件检索与第一读取作业R1相关联的有效负载R1(4)的最后8个字节且在第九时钟周期317期间在读取通道312上广播。可随每一8-字节广播发送相应的传送识别标记。在该四个时钟周期的广播期间，所述接收组件可将Read Ack(读取确认)314信号置高来向所述发送组件指示其正在读取通道312上广播读取数据。
以一类似方式，可自接收组件检索与第二读取作业R2相关联的有效负载R2(1)、R2(2)、R2(3)及R2(4)且在第十、第十一、第十二及第十三时钟周期319、321、323及325期间在读取通道312上广播。在该四个时钟周期广播期间，所述接收组件可使所述Read Ack 314信号保持置高以向所述发送组件指示其正在读取通道312上广播读取数据。
图4为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线进行三个管线式读取作业的时序图。在前面结合图3所说明的两次读取作业也在图4中重复进行，因此不再对其加以赘述。
所述发送组件在第四时钟周期307中通过在传输通道308上广播一地址位置R3及一与一第三读取作业R3相关联的传送合格号群组来发起另一读取作业。所述传送合格号同样可包括用于向所述接收组件发出如下通知的信令：已授权所述发送装置发起一32-字节读取作业，及应在读取通道312的全部字节通路上以一延续四个时钟周期的猝发传输形式广播自所述接收组件读取的有效负载。一传送识别标记及/或一可高速缓存的属性信号也可包含在所述传送合格号内。
在同一时钟周期期间，所述接收组件可将所述Transfer Ack 306信号置低以指示：因(举例而言)其地址队列已满，其目前不能接受所述广播。所述发送组件可检测到在第四时钟周期309结束时所述Transfer Ack 306信号未被置高。作为响应，所述发送组件可在传输通道308上继续广播所述地址位置及与所述第三读取作业R3相关联的传送合格号群组，直到所述发送组件自所述接收组件检测到一Transfer Ack 306信号。在此种情况下，所述广播在第五、第六及第七时钟周期309、311及313内继续进行。在第七周期313期间，所述接收组件可能能够在传输通道308上接收一广播并执行所请求的作业，如Transfer Ack 306信号被置高所指示。响应于Transfer Ack 306信号被置高，所述发送组件可确定其不再需要在第八时钟周期315期间广播所述地址位置及与所述第三读取作业R3相关联的传送合格号群组，且可将所述AValid 304信号置低。
或者，当所述发送组件在第四时钟周期307结束时检测到Transfer Ack 306信号未被置高时，其可对所述地址位置及与所述第三读取作业R3相关联的传送合格号群组的广播进行排队。所述广播得到排队，直到所述接收组件指示其已通过将Transfer Ack306信号重新置高而做好在传输通道308上接收广播的准备。在此种情况下，所述发送组件可监测Transfer Ack 306信号，直到其在第七时钟周期313内被所述接收组件置高为止。当所述发送组件检测到Transfer Ack 306信号在第七时钟周期313结束时被置高时，其即可在第八时钟周期315内通过传输通道308广播所排队的地址位置及传送合格号群组。在第五、第六及第七时钟周期309、311及313期间，所述发送组件可在传输通道308上广播新的地址位置及合适的传送合格号群组，或广播拟写入至所述接收组件中的任何未完成的数据。
返回至图4，所述接收组件可能能够在传输通道308上接收一广播，并在第七时钟周期313内执行所请求的作业。更具体而言，接收组件可对来自传输通道308的地址信息及相关联传送合格号群组进行取样。假定所述安全信号被置高，所述接收组件即可开始检索与第三读取作业R3相关联的有效负载。可自所述接收组件检索与第三读取作业R3相关联的有效负载R3(1)的前8个字节，且在第十四时钟周期327期间在读取通道312上广播，可自所述接收组件检索与第三读取作业R3相关联的有效负载R3(2)的第二8个字节，且在第十五时钟周期329期间在读取通道312上广播，可自接收组件检索与第三读取作业R3相关联的有效负载R3(3)的第三8个字节，且在第十六时钟周期331期间在读取通道312上广播，及可自接收组件检索与第三读取作业R3相关联的有效负载R3(4)的最后8个字节，且在第十七时钟周期333期间在读取通道312上广播。可将相应的传送识别标记随每一8-字节广播一起发送。在该四个时钟周期广播期间，所述接收组件可使Read Ack 314信号保持置高，以向所述发送组件指示其正在读取通道312上广播读取数据。
图5为一显示经由一能够支持地址信息、数据及传送合格号的双通道总线上进行读取及写入作业的时序图。所述发送组件可在第二时钟周期303期间发起一读取作业。此可通过将AValid 304信号置高且在传输通道308上广播一地址位置及一与一第一读取作业R1相关联的传送合格号群组来实现。所述传送合格号可包括用于向所述接收组件发出如下通知的信令：已授权所述发送装置发起一32-字节的读取作业，及应在读取通道312的全部字节通路上以一延续四个时钟周期的猝发传输形式广播自所述接收组件读取的有效负载。一传送识别标记及/或一可高速缓存的属性信号也可包含在所述传送合格号内。
当所述接收组件检测到AValid 304信号被置高时，其可对来自传输通道308的地址信息及相关联传送合格号群组进行取样。假定安全信号被置高，所述接收组件即可开始检索与第一读取作业R1相关联的有效负载。所述接收组件也可将一Transfer Ack306信号置高来指示其接收到所述广播。
所述发送组件可在第二时钟周期303结束时检测到Transfer Ack 306信号。响应于Transfer Ack 306信号，所述发送组件可在第三时钟周期305期间将AValid 304信号置低来向所述接收组件指示其将不在传输通道308上发送地址信息及传送合格号。
在第五时钟周期309中，所述发送组件可通过将AValid 304信号置高且在传输通道308上广播一地址位置及一与第一写入作业W1相关联的传送合格号群组来发起一写入作业。所述传送合格号可包括用于向所述接收组件发出如下通知的信令：已授权所述发送装置发起一32-字节的写入作业，及将在读取通道308的全部字节通路上以一延续四个时钟周期的猝发传输形式广播所述有效负载。一传送识别标记及/或一可高速缓存的属性信号也可包含在所述传送合格号群组内。
当所述接收组件检测到AValid 304信号时，其可对来自传输通道308的地址信息及相关联传送合格号群组进行取样。响应于所述传送合格号，所述接收组件可将Transfer Ack 306信号置高来指示其已接收到所述广播。所述接收组件也可将Write Ack(写入确认)310信号置高来指示其已准备好将有效负载写入至合适的顺序性地址位置区块中。
在第六时钟周期311中，所述发送组件可开始在传输通道308上广播所述有效负载。可通过将AValid 304信号置低且在传输通道308上广播与所述第一写入作业W1相关联的有效负载W1(1)的前8个字节来发起所述广播。所述接收组件可将所述有效负载W1(1)的前8个字节写入至合适的顺序性地址位置区块中。
同时，可自所述接收组件检索与所述第一读取作业R1相关联的有效负载R1(1)的前8个字节且将其与对应传送识别标记一起在读取通道312上广播。所述接收组件也可使Read Ack 314信号保持置高来指示其正在读取通道312上发送读取数据。
在Write Ack 310信号在第六时钟周期结束时仍被置高时，所述发送组件可在传输通道308上广播与所述第一写入作业W1相关联的有效负载W1(2)的第二8个字节。所述接收组件可将所述有效负载W1(2)的第二8个字节写入至适合的顺序性地址位置区块中。
同时，可自所述接收组件检索与所述第一读取作业R1相关联的有效负载R1(2)的第二8个字节且将其与对应传送识别标记一起在读取通道312上广播。所述接收组件也可使Read Ack 314信号保持置高来指示其正在读取通道312上发送读取数据。
在第八时钟周期315中，所述发送组件可暂时中止广播写入数据以发起一新的读取作业。此可通过将AValid 304信号置高且在传输通道308上广播一地址位置及一与第二读取作业R2相关联的传送合格号群组来实现。所述传送合格号可包括用于向所述接收组件发出如下通知的信令：已授权所述发送组件发起一16-字节的读取作业，且应在读取通道312的全部字节通路上以一延续两个时钟周期的猝发传输形式来广播自所述接收组件读取的有效负载。一传送识别标记及/或一可高速缓存的属性信号也可包含在所述传送合格号内。
在同一第八时钟周期315期间，所述接收组件可检索与所述第一读取作业R1相关联的有效负载R1(3)的第三8个字节且将其与对应传送识别标记一起在读取通道312上广播。所述接收组件也可使Read Ack 314信号保持置高来指示其正在读取通道312上发送读取数据。
当所述接收组件在第八时钟周期315结束时检测到AValid 304信号时，其可对来自传输通道308的地址信息及相关联传送合格号群组进行取样。假定安全信号被置高，所述接收组件即可开始检索与所述第二读取作业R2相关联的有效负载。接收组件也可将一Transfer Ack 306信号置高来指示其已接收到所述广播。
同时，所述接收组件可在读取通道312上广播与所述第一读取作业R1相关联的有效负载R1(4)的最后8个字节以及对应的传送识别标记。所述接收组件也可使ReadAck 314信号保持置高来指示其正在读取通道312上发送读取数据。
在同一第九时钟周期317中，所述发送组件可将AValid 304信号置低来向所述接收组件指示：所述发送组件将恢复在传输通道308上广播数据。在Write Ack 310信号仍被置高时，所述发送组件可在传输通道308上广播与所述第一写入作业W2相关联的有效负载W1(3)的第三8个字节。所述接收组件可将所述有效负载的第三8个字节写入至合适的顺序性地址位置区块中。
随着对与所述第一读取作业R1相关联的有效负载R1(4)的最后8个字节的广播，所述接收组件即完成由所述发送组件在第二时钟周期303期间所发起的读取作业。因此，所述接收组件可在第九时钟周期319中将Read Ack 314信号置低。由于所述接收组件的读取等待时间，其可能未准备好广播与所述第二读取作业R2相关联的有效负载。
在Write Ack 310信号在第十时钟周期内仍被置高时，所述发送组件可在传输通道308上广播与所述第一写入作业W1相关联的有效负载W1(4)的最后8个字节。所述接收组件可将所述有效负载的最后8个字节写入至合适的顺序性地址位置区块中。随着此广播的进行，未完成的写入作业即告完成，且因此，所述接收组件可在下一时钟周期321中将Write Ack 310信号置低。
在第十二时钟周期323中，可自所述接收组件检索与所述第二读取作业R2相关联的有效负载R2(1)的前8个字节且在读取通道312上广播。在下一时钟周期325中，可自所述接收组件检索与所述第二读取作业R2相关联的有效负载R2(2)的最后8个字节且在读取通道312上广播。在完成所述有效负载广播后，所述接收组件即可在第十四时钟周期327中将ReadAck 314信号置低。
所述处理系统在一延续多个时钟周期的写入作业中间广播地址信息的能力可依赖于所述发送及接收组件的缓冲能力。在所述处理系统的至少一个实施例中，所述发送组件可构建有一可编程构件，以用于根据潜在性能优点或所支持的缓冲能力来启用或禁用该特性。
可通过以下装置来构建或实施结合本文所揭示实施例所说明的各种例示性逻辑区块、模组及电路：通用处理器、数字信号处理器(DSP)、应用专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件、或设计用于执行本文所述功能的其任一组合。通用处理器可为微处理器，但另一选择为，所述处理器可为任何传统处理器、控制器、微处理器、或状态机。处理器也可构建为各计算组件的组合，例如一DSP与一微处理器的组合、复数个微处理器、一个或一个以上微处理器结合一DSP核心、或任何其它此类配置。
结合本文所揭示实施例所说明的方法或演算法可直接实施于硬件中、由处理器执行的软件模组中、或两者的组合中。软件模组可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移式磁盘、CD-ROM、或此项技术中所习知的任何其它形式的存储媒体中。存储媒体可耦接至所述处理器，以使所述处理器可自所述存储媒体读取信息以及向所述存储媒体写入信息。另一选择为，所述存储媒体可整合至处理器中。所述处理器及存储媒体可驻存于一ASIC中。所述ASIC可驻存于终端机中或其他位置中。另一选择为，所述处理器及存储媒体可作为离散组件驻存于终端机中或其他位置中。
提供上文对所揭示实施例的说明旨在使所属技术领域的技术人员能够制作或利用本发明。所属技术领域的技术人员将易知这些实施例的各种修改形式，并且本文所界定的一般原理也可应用于其它实施例，此并不背离本发明的精神或范畴。因此，本发明并非旨在仅限于本文所示的实施例，而是欲赋予其与本文所揭示原理及新颖特征相一致的最宽广范畴。

Claims (41)

1、一种通过一总线在一发送组件与一接收组件之间进行通信的方法，所述总线包括第一及第二通道，所述方法包括：
在所述第一通道上自所述发送组件广播复数个读取及写入地址位置、复数个传送合格号、及写入数据；
根据所述写入地址位置及所述传送合格号的一第一部分，将在所述第一通道上所广播的所述写入数据存储在所述接收组件处；
根据所述读取地址位置及所述传送合格号的一第二部分，自所述接收组件检索读取数据；及
在所述第二通道上，自所述接收组件广播所述所检索的读取数据。
2、如权利要求1所述的方法，其中所述传送合格号包括复数个传送合格号群组，所述传送合格号群组中的每一个均包括所述传送合格号中的一个或一个以上，且其中所述传送合格号群组中的每一个均在所述第一通道上与所述地址位置中的一不同地址位置同时广播。
3、如权利要求2所述的方法，其中所述接收组件根据所述传送合格号群组及包含于所述同时广播中的一个中的所述地址位置来存储所述写入数据的一部分。
4、如权利要求3所述的方法，其中所述接收组件自包含于所述同时广播中所述的一个中的所述地址位置开始，将所述写入数据的所述部分存储至一顺序性地址位置区块中。
5、如权利要求3所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一指示一写入作业的读取/写入信号。
6、如权利要求3所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一有效负载大小信号，所述有效负载大小信号指示包含于所述写入数据的所述部分中的字节数量。
7、如权利要求6所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号中的一第二个包括一猝发传输信号，所述猝发传输信号指示所述发送组件将用以广播所述写入数据的所述部分的时钟周期数量，且其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号中的一第三个包括一字节启用信号，所述字节启用信号指示在所述时钟周期中的每一个时钟周期期间所述发送组件所将广播的所述写入数据的字节数量。
8、如权利要求3所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一用于识别所述写入数据的所述部分的传送识别标记。
9、如权利要求2所述的方法，其中所述接收组件根据所述传送合格号群组及包含于所述同时广播的一个中的所述地址位置来检索所述读取数据的一部分。
10、如权利要求9所述的方法，其中所述接收组件自包含于所述同时广播的所述一个中的所述地址位置开始，自一顺序性地址位置区块中检索所述读取数据的所述部分。
11、如权利要求9所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一指示一读取作业的读取/写入信号。
12、如权利要求11所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一有效负载大小信号，所述有效负载大小信号指示包含于所述读取数据的所述部分中的字节数量。
13、如权利要求12所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号中的一第二个包括一猝发传输信号，所述猝发传输信号指示所述接收组件将用以广播所述读取数据的所述部分的时钟周期数量，且其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号中的一第三个包括一字节启用信号，所述字节启用信号指示在所述时钟周期中的每一时钟周期期间所述接收组件所将广播的所述读取数据的字节数量。
14、如权利要求9所述的方法，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一用于识别所述读取数据的所述部分的传送识别标记。
15、如权利要求2所述的方法，其中所述第一通道包括复数条线路，所述发送组件在所述线路的一第一部分上广播所述地址位置并在所述线路的一第二部分上广播所述传送合格号群组。
16、如权利要求2所述的方法，其中所述第一通道上的一个或一个以上同时广播是与所述第二通道上所述所检索的读取数据的至少一部分的所述广播同时进行广播。
17、如权利要求1所述的方法，其中所述写入数据的至少一部分是在所述第一通道上与所述所检索的读取数据的至少一部分在所述第二通道上的广播同时广播。
18、如权利要求1所述的方法，其中所述发送组件在所述第一通道上以一时分多路复用形式广播所述地址位置、所述传送合格号、及所述写入数据。
19、如权利要求1所述的方法，其中所述写入数据包括复数个有效负载，且其中所述发送组件广播介于所述有效负载之一的第一与第二部分之间的所述写入或读取地址位置中的至少一个。
20、如权利要求1所述的方法，其中所述传送合格号包括复数个读取/写入信号、复数个有效负载大小信号、复数个猝发传输信号、复数个字节启用信号、复数个传送识别标记、复数个安全信号，及复数个可高速缓存的属性信号。
21、一种处理系统，其包括：
一具有第一及第二通道的总线；
一发送组件，其经配置以在所述第一通道上广播复数个读取及写入地址位置、复数个传送合格号、及写入数据；及
一接收组件，其经配置以根据所述写入地址位置及所述传送合格号的一第一部分来存储在所述第一通道上广播的所述写入数据，且其中所述接收组件经进一步配置以根据所述读取地址位置及所述传送合格号的一第二部分来检索读取数据，且在所述第二通道上广播所述所检索的读取数据。
22、如权利要求21所述的处理系统，其中所述传送合格号包含复数个传送合格号群组，所述传送合格号群组中的每一个均包括所述传送合格号中的一个或一个以上，且其中所述发送组件经进一步配置以同时以所述地址位置中的一不同地址位置广播所述传送合格号群组中的每一个。
23、如权利要求22所述的处理系统，其中所述接收组件经进一步配置以根据所述传送合格号群组及包含于所述同时广播中的一个中的所述地址位置来存储所述写入数据的一部分。
24、如权利要求23所述的处理系统，其中所述接收组件经进一步配置以自包含于所述同时广播的所述一个中的所述地址位置开始，将所述写入数据的所述部分存储至一顺序性地址位置区块中。
25、如权利要求23所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一指示一写入作业的读取/写入信号。
26、如权利要求23所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一有效负载大小信号，所述有效负载大小信号指示包含于所述写入数据的所述部分中的字节数量。
27、如权利要求26所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号的一第二个包括一猝发传输信号，所述猝发传输信号指示所述发送组件将用以广播所述写入数据的所述部分的时钟周期数量，且其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号的一第三个包括一字节启用信号，所述字节启用信号指示在所述时钟周期中的每一时钟周期期间所述发送组件所将广播的所述写入数据的字节数量。
28、如权利要求23所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一用于识别所述写入数据的所述部分的传送识别标记。
29、如权利要求22所述的处理系统，其中所述接收组件经进一步配置以根据所述传送合格号群组及包含于所述同时广播中的一个中的所述地址位置来检索所述读取数据的一部分。
30、如权利要求29所述的处理系统，其中所述接收组件经进一步配置以自包含于所述同时广播的所述一个中的所述地址位置开始，自一顺序性地址位置区块中检索所述读取数据的所述部分。
31、如权利要求29所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一指示一读取作业的读取/写入信号。
32、如权利要求31所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一有效负载大小信号，所述有效负载大小信号指示包含于所述读取数据的所述部分中的字节数量。
33、如权利要求32所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号的一第二个包括一猝发传输信号，所述猝发传输信号指示所述接收组件将用以广播所述读取数据的所述部分的时钟周期数量，且其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号的一第三个包括一字节启用信号，所述字节启用信号指示在所述时钟周期中的每一时钟周期期间所述接收组件所将广播的所述读取数据的字节数量。
34、如权利要求29所述的处理系统，其中包含于所述同时广播的所述一个中的所述传送合格号群组中的所述传送合格号之一包括一用于识别所述读取数据的所述部分的传送识别标记。
35、如权利要求22所述的处理系统，其中所述第一通道包括复数条线路，且其中所述发送组件经进一步配置以在所述线路的一第一部分上广播所述地址位置并在所述线路的一第二部分上广播所述传送合格号群组。
36、如权利要求22所述的处理系统，其中所述发送组件经进一步配置以在所述接收组件在所述第二通道上广播所述所检索的读取数据的至少一部分的同时，在所述第一通道上参与一个或一个以上同时广播。
37、如权利要求21所述的处理系统，其中所述发送组件经进一步配置以在所述接收组件在所述第二通道上广播所述所检索的读取数据的至少一部分的同时，在所述第一通道上广播所述写入数据的至少一部分。
38、如权利要求21所述的处理系统，其中所述发送组件经进一步配置以在所述第一通道上以一时分多路复用形式广播所述地址位置、所述传送合格号、及所述写入数据。
39、如权利要求21所述的处理系统，其中所述写入数据包括复数个有效负载，且其中所述发送组件经进一步配置以广播介于所述有效负载之一的第一与第二部分之间的所述写入或读取地址位置中的至少一个。
40、如权利要求21所述的处理系统，其中所述传送合格号包括复数个读取/写入信号、复数个有效负载大小信号、复数个猝发传输信号、复数个字节启用信号、复数个传送识别标记、复数个安全信号，及复数个可高速缓存的属性信号。
41、一种处理系统，其包括：
一具有第一及第二通道的总线；
广播构件，其用于在所述第一通道上广播复数个读取及写入地址位置、复数个传送合格号、及写入数据；及
存储构件，其用于根据所述写入地址位置及所述传送合格号的一第一部分来存储在所述第一通道上广播的所述写入数据、根据所述读取地址位置及所述传送合格号的一第二部分来检索读取数据、以及在所述第二通道上广播所述所检索的读取数据。
CNB2005800084612A 2004-01-22 2005-01-20 支持地址信息、数据、及传送合格号的双通道总线结构 Expired - Fee Related CN100461146C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53896304P 2004-01-22 2004-01-22
US60/538,963 2004-01-22

Publications (2)

Publication Number Publication Date
CN1934554A true CN1934554A (zh) 2007-03-21
CN100461146C CN100461146C (zh) 2009-02-11

Family

ID=34807247

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800084612A Expired - Fee Related CN100461146C (zh) 2004-01-22 2005-01-20 支持地址信息、数据、及传送合格号的双通道总线结构

Country Status (5)

Country Link
US (1) US7739425B2 (zh)
CN (1) CN100461146C (zh)
HK (1) HK1099824A1 (zh)
TW (1) TW200537298A (zh)
WO (1) WO2005071556A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368440A (zh) * 2017-07-06 2017-11-21 沈阳理工大学 一种同位控制猝发总线

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209998B2 (en) * 2004-02-04 2007-04-24 Qualcomm Incorporated Scalable bus structure
US7617343B2 (en) * 2005-03-02 2009-11-10 Qualcomm Incorporated Scalable bus structure
WO2007147437A1 (en) * 2006-06-20 2007-12-27 Freescale Semiconductor, Inc. Method and apparatus for transmitting data in a flexray node
EP1995660B1 (en) * 2007-05-24 2013-07-10 STMicroelectronics Srl Method and system for full-duplex mesochronous communications and corresponding computer program product
US8332931B1 (en) 2008-09-04 2012-12-11 Marvell International Ltd. Processing commands according to authorization
US7812201B2 (en) * 2008-10-01 2010-10-12 Targa Resources, Inc. Process and catalyst for converting alkanes
EP2333673B1 (en) 2009-12-07 2014-04-16 STMicroelectronics (Research & Development) Limited Signal sampling and transfer
EP2339795B1 (en) 2009-12-07 2013-08-14 STMicroelectronics (Research & Development) Limited Inter-chip communication interface for a multi-chip package
EP2339476B1 (en) 2009-12-07 2012-08-15 STMicroelectronics (Research & Development) Limited Interface connecting dies in an IC package
EP2339475A1 (en) 2009-12-07 2011-06-29 STMicroelectronics (Research & Development) Limited Inter-chip communication interface for a multi-chip package
EP2333830B1 (en) 2009-12-07 2014-09-03 STMicroelectronics (Research & Development) Limited a package comprising a first and a second die coupled by a multiplexed bus
EP2330514B1 (en) 2009-12-07 2018-12-05 STMicroelectronics (Research & Development) Limited An integrated circuit package
US8347258B2 (en) 2011-02-16 2013-01-01 Stmicroelectronics (Grenoble 2) Sas Method and apparatus for interfacing multiple dies with mapping for source identifier allocation
US8521937B2 (en) 2011-02-16 2013-08-27 Stmicroelectronics (Grenoble 2) Sas Method and apparatus for interfacing multiple dies with mapping to modify source identity
KR20220108078A (ko) * 2019-12-13 2022-08-02 바스프 에스이 하나 이상의 화학 플랜트를 모니터 및/또는 제어하는 제조 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019336B (zh) * 1988-12-02 1992-12-02 霍尼威尔布尔公司 微处理器定向中断
US5450547A (en) * 1992-10-01 1995-09-12 Xerox Corporation Bus interface using pending channel information stored in single circular queue for controlling channels of data transfer within multiple FIFO devices
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
KR100285953B1 (ko) * 1997-12-31 2001-04-16 윤종용 패킷버스및이를이용하여패킷데이터를전송하는장치및방법
US6594712B1 (en) * 2000-10-20 2003-07-15 Banderacom, Inc. Inifiniband channel adapter for performing direct DMA between PCI bus and inifiniband link
US6842816B1 (en) * 2001-07-31 2005-01-11 Network Elements, Inc. Configurable glueless microprocessor interface
US20030112805A1 (en) * 2001-12-19 2003-06-19 Stanton Kevin B. Method and apparatus for providing device-to-device connectivity using shared infiniband NIC device
US7035958B2 (en) * 2002-10-03 2006-04-25 International Business Machines Corporation Re-ordering a first request within a FIFO request queue to a different queue position when the first request receives a retry response from the target
US7103823B2 (en) * 2003-08-05 2006-09-05 Newisys, Inc. Communication between multi-processor clusters of multi-cluster computer systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368440A (zh) * 2017-07-06 2017-11-21 沈阳理工大学 一种同位控制猝发总线

Also Published As

Publication number Publication date
TW200537298A (en) 2005-11-16
WO2005071556A1 (en) 2005-08-04
US7739425B2 (en) 2010-06-15
CN100461146C (zh) 2009-02-11
HK1099824A1 (en) 2007-08-24
US20050198416A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
CN1934554A (zh) 支持地址信息、数据、及传送合格号的双通道总线结构
CN1930563A (zh) 多地址两信道总线结构
CN1934557A (zh) 可伸缩总线结构
CN101034384A (zh) 一种能同时进行读写操作的dma控制器及传输方法
CN1737781A (zh) 改进数据传送的控制器设备和方法
CN101036125A (zh) 具有开发接口适用性的数据处理系统内的掩码
US7222201B2 (en) Virtual endpoint for USB devices
CN1703687A (zh) 用于通用串行总线及类似应用的直接存储器存取控制器
CN1098527A (zh) 外部件互联为基础的计算机系统的直接存储器存取逻辑支持
CN1707461A (zh) 数据通信装置
CN1825295A (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
CN1159629A (zh) 用于可变宽度数据转移的可调深度/宽度先进先出缓冲器
CN1394310A (zh) 处理器间通信系统
CN1159657C (zh) 总线系统和其数据传输方法
WO2007002551A2 (en) Memory micro-tiling
US20020019903A1 (en) Sequencing method and bridging system for accessing shared system resources
CN101038574A (zh) 总线仲裁装置
CN104199798A (zh) 经由总线的地址信道的协作写入
US7865632B2 (en) Memory allocation and access method and device using the same
CN1658176A (zh) 数据通信的方法及设备
CN101052953A (zh) 用于在总线的发射信道上分配带宽的方法和设备
CN1324499C (zh) 处理不期望的完成分组和具有非成功完成状态的完成分组的方法
CN1622069A (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
CN1684054A (zh) 矩阵状总线连接系统
CN1949163A (zh) 一种虚拟先入先出内存的实现方法和控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1099824

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1099824

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20190120

CF01 Termination of patent right due to non-payment of annual fee