CN1933182A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1933182A
CN1933182A CN 200510103050 CN200510103050A CN1933182A CN 1933182 A CN1933182 A CN 1933182A CN 200510103050 CN200510103050 CN 200510103050 CN 200510103050 A CN200510103050 A CN 200510103050A CN 1933182 A CN1933182 A CN 1933182A
Authority
CN
China
Prior art keywords
film transistor
layer
ohmic contact
contact layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510103050
Other languages
English (en)
Other versions
CN100444408C (zh
Inventor
许民庆
莫云龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gao Zhi invention fund eighty-second limited liability company
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to CNB2005101030503A priority Critical patent/CN100444408C/zh
Publication of CN1933182A publication Critical patent/CN1933182A/zh
Application granted granted Critical
Publication of CN100444408C publication Critical patent/CN100444408C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管，包括栅极、栅绝缘层、通道层、源极、漏极以及欧姆接触层。其中的栅绝缘层会覆盖栅极；通道层是位于栅极上方的栅绝缘层上；源极与漏极是设置于通道层上；欧姆接触层是设置在通道层与源极及漏极之间，而此欧姆接触层是由多层膜层所构成。依据上述，本发明所披露的薄膜晶体管的欧姆接触层是由多层膜层所构成，因此当此薄膜晶体管处于关闭状态时的漏电流会比较小。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法，且特别涉及一种薄膜晶体管及其制造方法，其于关闭状态时具有较低的漏电流(current leakage)。
背景技术
近年来，由于半导体工艺技术的进步，薄膜晶体管的制造越趋容易、快速。薄膜晶体管的应用广泛，例如计算机芯片、手机芯片或是薄膜晶体管液晶显示器(thin film transistor liquid crystal displayer，TFT LCD)等。以薄膜晶体管液晶显示器为例，薄膜晶体管在其中的用途是当作储存电容(storage capacitor)充电或放电的开关。
图1为公知薄膜晶体管的结构剖面图。公知薄膜晶体管100是形成在玻璃基板110上，其包括栅极120、绝缘层130、非晶硅层140、N型掺杂非晶硅层150、源极160以及漏极170。栅极120的材料为合金，用以开启或关闭非晶硅层140中的电子通道。绝缘层130覆盖住栅极120，材料为氮化硅，可以避免栅极120与非晶硅层140电接触。非晶硅层140位于绝缘层130上，可提供电子传输的通道。N型掺杂非晶硅层150覆盖在部分的非晶硅层140上，其作用是当作欧姆接触层以降低源极160、漏极170与非晶硅层140间的阻抗。源极160与漏极170的材料为金属，两者皆设置于N型掺杂非晶硅层150上。
当于薄膜晶体管100的栅极120施加电压，非晶硅层140底部会形成电子通道。而当漏极170也施加电压时，电子会从源极160通过电子通道流到漏极170。当栅极120停止施加电压，非晶硅层140底部的电子通道即会消失，如此源极160与漏极170之间即成为断路。然而由于公知薄膜晶体管100并非一个完美的开关，在栅极120未施加电压或是施加负电压时，源极160与漏极170之间并非完全不导通的。当公知薄膜晶体管100处于关闭状态时，仍有极少数的电流会经由N型掺杂非晶硅层150通过非晶硅层140的表面导通，形成漏电流。举例而言，若源极160与漏极170间的电压差为10伏、栅极电压为-6伏，源极160与漏极170间的漏电流约为10-11到10-12安培。
发明内容
鉴于上述情况，本发明的目的就是提供一种薄膜晶体管，其于关闭状态时具有较低的漏电流。
本发明的再一目的是提供一种薄膜晶体管的制造方法，利用此方法可以制造出漏电流较小的薄膜晶体管。
基于上述目的或其它目的，本发明提出一种薄膜晶体管，包括栅极、栅绝缘层、通道层、源极、漏极以及欧姆接触层。栅绝缘层会覆盖栅极；通道层是位于栅极上方的栅绝缘层上；源极与漏极是设置于通道层上；欧姆接触层设置在通道层、源极与漏极之间，且此欧姆接触层是由多层膜层所构成。
依照本发明较佳实施例的薄膜晶体管，其中欧姆接触层是由多层的N型掺杂非晶硅层所构成。
依照本发明较佳实施例的薄膜晶体管，其中通道层的材质包括非晶硅。
依照本发明较佳实施例的薄膜晶体管，其中栅极的材质包括金属。
依照本发明较佳实施例的薄膜晶体管，其中源极与漏极的材质包括金属。
依照本发明较佳实施例的薄膜晶体管，其中栅绝缘层的材质选自氧化硅、氮化硅及其组合中之一种。
本发明另提出一种薄膜晶体管的制造方法，其包括下列步骤：首先在基板上形成栅极。然后，在基板上形成栅绝缘层以便覆盖栅极。在栅极上方的栅绝缘层上形成通道层。然后，在通道层上形成欧姆接触层，而此欧姆接触层是由多层膜层所构成。最后在欧姆接触层上形成源极与漏极，且位于源极与漏极之间的欧姆接触层会被移除。
依照本发明较佳实施例的薄膜晶体管的制造方法，其中形成欧姆接触层的方法包括进行沉积工艺，其中于进行沉积工艺时会改变沉积功率，以于通道层上沉积不连续的膜层，而形成多层结构的欧姆接触层。而进行沉积工艺时改变沉积功率的方式包括于沉积特定时间间隔时即关闭电源。
依照本发明较佳实施例的薄膜晶体管的制造方法，其中形成欧姆接触层的方法包括：进行沉积工艺，其中于进行沉积工艺时会改变沉积压力条件，以于通道层上沉积不连续的膜层，而形成多层结构的欧姆接触层。而进行沉积工艺时改变沉积压力条件的方式包括于沉积特定时间间隔时即改变压力，以使沉积速率降低。
依照本发明较佳实施例的薄膜晶体管的制造方法，其中欧姆接触层是由多层的N型掺杂非晶硅层所构成。
基于上述，本发明所提出的薄膜晶体管及其制造方法中，由于欧姆接触层是由多层薄膜所构成，可减小电子迁移率(mobility)，因此当薄膜晶体管在关闭状态时具有较低的漏电流，而且此种多层结构的欧姆接触层并不会影响薄膜晶体管在开启状态时的电流量。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知薄膜晶体管的结构剖面图。
图2A至2E为依照本发明较佳实施例的薄膜晶体管的制造方法示意图。
图3A为薄膜晶体管阵列基板的俯视图。
图3B、图3C、图3D为图3A沿剖面线a-b、剖面线c-d、剖面线e-f的剖面图。
主要元件标记说明
100、200：薄膜晶体管
110：玻璃基板
120、220：栅极
130：绝缘层
140：非晶硅层
150：N型掺杂非晶硅层
160、260：源极
170、270：漏极
210、310：基板
230：栅绝缘层
240：通道层
250、250a：欧姆接触层
300：薄膜晶体管阵列基板
320：扫描配线
330：数据配线
340：像素电极
350：储存电容线
C：储存电容
具体实施方式
图2A至图2E为依照本发明较佳实施例的薄膜晶体管的制造方法示意图。请先参照图2A，本实施例的薄膜晶体管的制造方法包括下列步骤。首先提供基板210，此基板210例如是玻璃基板或是其它适当材料的基板。然后，在此基板210上先形成栅极220，而形成此栅极220的方法包括薄膜沉积工艺、光刻工艺以及蚀刻工艺等。
请参照图2B，然后，在基板210与栅极220上形成栅绝缘层230以覆盖住栅极210。形成栅绝缘层230的方法包括化学气相沉积法。
请参照图2C，在完成栅绝缘层230之后，在位于栅极220上方的栅绝缘层230的上形成通道层240。形成此通道层240的方法包括薄膜沉积工艺、光刻工艺以及蚀刻工艺等。
请参照图2D，然后，在通道层240上形成欧姆接触层250。此欧姆接触层250例如是由多层膜层所构成，而形成此欧姆接触层250的方法例如包括化学气相沉积法。承上所述，以化学气相沉积法沉积欧姆接触层250时，例如可改变沉积功率，以于通道层240上沉积不连续的膜层，而形成多层结构的欧姆接触层250。改变沉积功率的方法包括于沉积特定的时间间隔时即关闭电源。另外，又例如可在使用化学气相沉积法沉积欧姆接触层250时，改变沉积压力条件，以于通道层240上沉积不连续的膜层，而形成多层结构的欧姆接触层250。改变沉积压力条件的方法包括于沉积特定的时间间隔时即改变压力，以使沉积速率降低。
请参照图2E，在沉积完欧姆接触层250以后，再于欧姆接触层250上形成源极260与漏极270。最后，移除源极260与漏极270之间的部分欧姆接触层250以留下位于通道层240、源极260及漏极270之间的欧姆接触层250a。如此便完成本发明较佳实施例的薄膜晶体管200。然而，有关于本发明较佳实施例的薄膜晶体管200的结构与各部位的作用，将说明如下。
请继续参照图2E，薄膜晶体管200包括栅极220、栅绝缘层230、通道层240、欧姆接触层250a、源极260以及漏极270。
栅极220位于薄膜晶体管200的结构的最底部位置，其材料例如是金属，主要用以控制薄膜晶体管200处于开启或是关闭状态。举例而言，当施加开启电压(turn on voltage)于栅极220时，薄膜晶体管200处于开启状态；当施加关闭电压(turn off voltage)于栅极220时，薄膜晶体管200处于关闭状态。
栅绝缘层230位于栅极220之上并且覆盖住栅极220，其材料例如是氧化硅、氮化硅及其组合中之一种。栅绝缘层230的作用是使栅极220与通道层240电绝缘。
通道层240位于栅极220上方的栅绝缘层230之上，材料例如是非晶硅。通道层240的作用是提供电子通道，以使电荷可通过此通道流动。当栅极220施加正电压时，此电子通道会在通道层240底部形成，此时电子可以经此电子通道流动，因此薄膜晶体管200处于开启状态。
欧姆接触层250a设置于通道层240的部分位置之上且位于源极260、漏极270与通道层240之间。欧姆接触层250a由多层膜层所构成，其材料例如是N型掺杂非晶硅，主要的作用是用以降低源极260、漏极270与通道层240之间的接触阻抗。由于欧姆接触层250a是由多层薄膜所构成，各膜层之间的不连续界面对于电子移动造成障碍，虽然会导致电子迁移率稍微降低，但是当薄膜晶体管在关闭状态时的漏电流却可因此大幅下降。
源极260与漏极270位于通道层240之上且与通道层240之间夹有欧姆接触层250a，源极260与漏极270的材料例如是金属，可作为电荷传输的导线。
值得一提的是，当薄膜晶体管200应用于液晶显示器时，其用途通常是作为开关元件。图3A为薄膜晶体管阵列基板的俯视图，其为液晶显示器的一部分，而图3B、图3C、图3D为图3A沿剖面线a-b、剖面线c-d、剖面线e-f的剖面图。请同时参照图3A至3D，薄膜晶体管阵列基板300包括基板310、多条扫描配线320、多条数据配线330、多个像素电极340、多条储存电容线350以及多个薄膜晶体管200。薄膜晶体管200的栅极220与扫描配线320连接，源极260与数据配线330连接，漏极270与像素电极340电连接。像素电极340与储存电容线350构成了储存电容C。当通过扫描配线320于栅极220施加开启电压以使薄膜晶体管200处于开启状态，通道层240底部会形成电子通道，而通过数据配线330于源极260施加信号电压，电荷便可由源极260经此电子通道流到漏极270而充入像素电极340。而当扫描配线320于栅极220施加关闭电压以使薄膜晶体管200处于关闭状态时，通道层240底部的电子通道便会消失，电荷即被储存于像素电极340中。因为薄膜晶体管200的欧姆接触层250a是由多层薄膜所构成，各膜层之间的不连续界面对于电子移动造成障碍，导致电子迁移率稍微降低，且使得薄膜晶体管200在关闭状态时的漏电流大幅下降。所以当薄膜晶体管200在关闭状态时，源极260与漏极270之间的漏电流极为微小，储存于像素电极340的电荷不致快速泄漏，故可改善信号流失的问题。
在一实例中，具有单层欧姆接触层的TFT与具有多层结构欧姆接触层的TFT于开启状态以及关闭状态时的通道电流量的比较如下，这两个薄膜晶体管除了欧姆接触层的结构组成不相同之外(但欧姆接触层的总厚度相同或相似)，其余的条件几乎相同或相似。
                            表1
  开启时通道电流(pA)   关闭时通道电流(pA)   启始电压(V)   通道载流子迁移率(cm2/s.V)
  具有单层欧姆接触层的TFT   5.13   3.552   3.093   0.425
  具有多层欧姆接触层的TFT   5.05   1.121   2.641   0.399
由表1可知，与具有单层欧姆接触层的TFT相比较，本发明的TFT于关闭状态时，其通道电流明显由3.552pA降低至1.121pA，因此确实降低了关闭时的通道漏电流。而且，本发明的TFT与传统单层欧姆接触层的TFT比较起来，其开启时的通道电流量以及通道载流子迁移率并没有多大的差异。因此，本发明的薄膜晶体管及其制造方法确实可以改善薄膜晶体管于关闭时的漏电流，且不会影响开启时的通道电流与载流子迁移率。
综上所述，本发明所提出的薄膜晶体管及其制造方法至少具有下列优点：
一、与公知技术相比较，由于本发明所提出的薄膜晶体管的欧姆接触层是由多层膜层所构成，因各膜层之间的不连续界面对于电子移动造成障碍，虽然会微幅降低电子迁移率，但却可大幅降低薄膜晶体管在关闭状态时的漏电流。
二、本发明的薄膜晶体管的制造方法与现有工艺兼容，因此本发明的薄膜晶体管的制造方法无须增添额外的工艺设备。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (12)

1.一种薄膜晶体管，其特征是包括：
栅极；
栅绝缘层，覆盖该栅极；
通道层，位于该栅极上方的该栅绝缘层上；
源极与漏极，设置于该通道层上；以及
欧姆接触层，设置在该通道层与该源极及该漏极之间，其中该欧姆接触层是由多层膜层所构成。
2.根据权利要求1所述的薄膜晶体管，其特征是该欧姆接触层是由多层的N型掺杂非晶硅层所构成。
3.根据权利要求1所述的薄膜晶体管，其特征是该通道层的材质包括非晶硅。
4.根据权利要求1所述的薄膜晶体管，其特征是该栅极的材质包括金属。
5.根据权利要求1所述的薄膜晶体管，其特征是该源极与该漏极的材质包括金属。
6.根据权利要求1所述的薄膜晶体管，其特征是该栅绝缘层的材质选自氧化硅、氮化硅及其组合中之一种。
7.一种薄膜晶体管的制造方法，其特征是包括：
在基板上形成栅极；
在该基板上形成栅绝缘层，覆盖该栅极；
在该栅极上方的该栅绝缘层上形成通道层；
在该通道层上形成欧姆接触层，其中该欧姆接触层是由多层膜层所构成；以及
在该欧姆接触层上形成源极与漏极，且位于该源极与该漏极之间的该欧姆接触层会被移除。
8.根据权利要求7所述的薄膜晶体管的制造方法，其特征是形成该欧姆接触层的方法包括：
进行沉积工艺，其中于进行该沉积工艺时会改变沉积功率，以于该通道层上沉积不连续的膜层，而形成多层结构的欧姆接触层。
9.根据权利要求8所述的薄膜晶体管的制造方法，其特征是于进行该沉积工艺时会改变沉积功率的方式包括于沉积特定时间间隔时即关闭电源。
10.根据权利要求7所述的薄膜晶体管的制造方法，其特征是形成该欧姆接触层的方法包括：
进行沉积工艺，其中于进行该沉积工艺时会改变沉积压力条件，以于该通道层上沉积不连续的膜层，而形成多层结构的欧姆接触层。
11.根据权利要求10所述的薄膜晶体管的制造方法，其特征是于进行该沉积工艺时会改变沉积压力条件的方式包括于沉积特定时间间隔时即改变压力，以使沉积速率降低。
12.根据权利要求7所述的薄膜晶体管的制造方法，其特征是该欧姆接触层是由多层的N型掺杂非晶硅层所构成。
CNB2005101030503A 2005-09-15 2005-09-15 薄膜晶体管及其制造方法 Active CN100444408C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101030503A CN100444408C (zh) 2005-09-15 2005-09-15 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101030503A CN100444408C (zh) 2005-09-15 2005-09-15 薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN1933182A true CN1933182A (zh) 2007-03-21
CN100444408C CN100444408C (zh) 2008-12-17

Family

ID=37878896

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101030503A Active CN100444408C (zh) 2005-09-15 2005-09-15 薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN100444408C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271923B (zh) * 2007-03-23 2010-12-08 中华映管股份有限公司 薄膜晶体管
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298325A (ja) * 1995-04-26 1996-11-12 Kyocera Corp 薄膜トランジスタの製造方法
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271923B (zh) * 2007-03-23 2010-12-08 中华映管股份有限公司 薄膜晶体管
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Also Published As

Publication number Publication date
CN100444408C (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
CN107507841B (zh) 阵列基板及其制作方法、显示装置
US7382421B2 (en) Thin film transistor with a passivation layer
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
CN1051878C (zh) 半导体器件及其制造方法和透明导电薄膜的制造方法
CN101356650B (zh) 半导体装置和显示装置
CN1423841A (zh) 薄膜晶体管
CN1230881C (zh) 制造具有低温多晶硅的顶栅型薄膜晶体管的方法
TW201735176A (zh) 薄膜電晶體陣列基板的製造方法
CN105655391A (zh) Tft阵列基板及其制作方法
CN1945838A (zh) 一种tft lcd阵列基板结构及其制造方法
CN1474635A (zh) 有机电致发光面板及其制造方法
US20190131322A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
CN1215567C (zh) 平板显示器及其制造方法
US20120270392A1 (en) Fabricating method of active device array substrate
CN1933182A (zh) 薄膜晶体管及其制造方法
CN1591146A (zh) 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器
CN1828852A (zh) 薄膜晶体管及其制造方法
CN1567550A (zh) 低温多晶硅薄膜晶体管的制作方法
CN1691353A (zh) 薄膜晶体管及其制作方法
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法
CN1296765C (zh) 一种薄膜晶体管液晶显示器面板的制作方法
CN104752231A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN1585137A (zh) 不对称的薄膜晶体管结构
CN1604341A (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN1599080A (zh) 薄膜晶体管及平板显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: 82ND CO., LTD. OF INTELLECTUAL VENTURES FUND

Free format text: FORMER OWNER: CHINA PROJECTION TUBE CO., LTD.

Effective date: 20120209

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120209

Address after: Delaware

Patentee after: Gao Zhi invention fund eighty-second limited liability company

Address before: Taiwan, Taipei, China Zhongshan North Road three paragraph twenty-two

Patentee before: Chunghwa Picture Tubes Ltd.