CN1929034A - 一种内存故障测试的方法及系统 - Google Patents

Abstract

本发明公开了一种内存故障测试的方法，其是通过在被测试内存中选取至少三个位宽度与该内存数据总线的位宽度相同的内存地址单元，并对所选取的每个内存地址单元写入测试向量及读取相对应的测试读回值向量以及对该测试向量和测试读回值向量进行比较分析，来判断被测试内存的数据总线是否存在故障。本发明还公开了一种在嵌入式通信设备系统中进行内存故障测试的系统。通过本发明可以保证在进行嵌入式通信设备系统中内存故障测试时，其数据总线故障测试结果的真实性和准确性。

Description

一种内存故障测试的方法及系统

技术领域

本发明涉及内存测试领域，尤其涉及在嵌入式通信设备系统中进行内存故障测试的方法及系统。

背景技术

如图1所示：在嵌入式通信设备系统中，处理器、存储器、启动芯片(bootrom)以及外围I/0(输入/输出)设备构成了一个基本的系统。在系统的设计以及制造过程中，需要对组成系统的各个器件之间的互连情况以及器件本身的可靠性进行测试以诊断硬件系统的故障。随机存取存储器(Random-Access Memory，RAM)所存在的故障类型主要有两大类：外围互连故障和芯片内部故障。其中外围互连的故障可分为数据总线的故障、地址总线的故障以及控制总线的故障。如果系统存在控制总线的故障，那么存储器基本无法正常工作，所以在测试时，控制总线不直接测试。

在系统已经建立的情况下，在对RAM进行故障诊断的时，RAM的数据总线故障、地址总线故障、芯片内部故障等存储器故障对外表现在某些特定情况下是相互干扰的，既是在对单一个故障诊断的时候，其他的可能的故障会对当前进行的故障判断造成诊断信息的失真和不充分。因此，在对RAM进行测试以及诊断的过程中，必须保证进行某一项类型(数据总线、地址总线、芯片内部测试中的任一项)的测试的时候排除其他项也可能存在的故障所造成的干扰。

现有技术中，对嵌入式设备系统的内存测试先在bootrom芯片中获取测试程序并执行该测试程序对内存中一段指定空间的数据总线和地址总线以及内存内部单元故障的测试，保证无误之后，系统把测试程序搬移到已经测试过的内存空间，处理器此时可以从这段测试过的保证无误的内存空间上获取测试程序来完成对存储器的进一步测试。

在系统执行bootrom芯片内的测试程序对数据总线进行测试的时候，系统通过测试程序设置了测试的内存空间段的起始地址、测试的地址范围、数据总线的宽度、测试写入的数据，同时指定了检测到故障时候存储当前写入数值的全局变量，读取当前写入位置空间的实际数值的全局变量。在系统对内存进行故障检测的时候，借助写入值和回读值的不同来判断数据总线的故障情况。

在对嵌入式设备系统的内存进行测试的时候，先从数据总线开始测试，只有保证数据总线没有故障的前提下，再对地址总线以及内存内部单元的测试的时候的数据操作的正确性才能得到保障。基本的测试流程示意图如图2所示。

对于要检测的目标系统，系统的数据总线宽度为N，对应的总线向量为{a₀，a₁，a₂，...，a_i，...，a_n-2，a_n-1}，元素a_i所对应N条数据总线中的第i+1根。数据总线的故障有固定逻辑故障、固定开路故障、桥接短路故障，这些故障在程序进行数据操作时候都等价为固定逻辑1或者固定逻辑0。

假设内存芯片和控制它的控制器件所连接的地址总线、数据总线以及控制总线中，仅仅有数据总线有故障，在这个情况下，对数据总线的测试方法仅仅需要先判断数据总线是否存在故障，如果有故障，那么进行故障类型的诊断，如果没有故障，完成对数据总线的测试。具体步骤如下：

步骤1，通过执行对一个地址写入全0(或者全1)，然后读回来，与写入值比较读回来的数值是否有不为0(或者不为1)，如果不为0(或者不为1)，则判定该内存芯片的数据总线存在故障；

步骤2、按照与步骤1相同的方式写入相反的逻辑数值(即步骤1中如果写入全0，步骤2中就写如全1；步骤一中写入的为全1，步骤2中就写入全0)，然后读回来，进一步判断数据总线是否有故障。

通过以上两个步骤基本上可以判断数据总线是否存在故障，如果无故障，则继续进行其他测试任务；如果有被判断为数据总线有故障，则可进一步确定数据总线的故障情况。在除了有数据总线故障外没有其他两个故障的假设成立的情况下，若写入测试向量{0₀，0₁，0₂，...，0_i，...0_n-2，0_n-1}时读回来获得的数据向量如果为{0₀，0₁，1₂，0₃，...，0_i，...0_n-2，1_n-1}，那么则可以判定有故障的数据总线为第3根、第n根；在对总线写入测试向量{1₀，1₁，1₂，...，1_i，...1_n-2，1_n-1}时候，如果对写入地址所读回来的向量为{1₀，0₁，1₂，...，0_j-1，...，0_m-1，...1_n-2，1_n-1}，那么则可以进一步判定数据总线中有故障的数据总线还包括第2根、第j根以及第m根。综合所述两个步骤中对测试向量和读回来的向量的比较分析可判定被测试数据总线有故障的数据总线包括第2根、第3根、第j根、第m根以及第n根。

利用上述测试方法测试数据总线的故障情况必须是在保证被测试的内存无内存地址总线故障或者内存内部单元故障存在的前提下，测试的结果才能准确的反应被测试内存数据总线的故障情况，但事实上在利用现有技术的测试方法对内存地址总线进行测试的时候并不能排除内存地址总线故障或者内存的内部芯片故障的存在，不能为判断数据总线测试准确性提供充分的判断依据。因此就会导致后续地址总线故障测试以及内存内部单元故障测试的结果的不可靠。

发明内容

本发明解决的技术问题是提供一种内存故障测试的方法和系统，以实现在进行内存数据总线测试时，避免内存地址总线故障或者内存的内部单元故障对数据总线测试结果的影响。

为了解决上述问题，本发明提出了一种进行内存故障测试的方法，该方法包括以下步骤：

A、对被测试内存的数据总线进行测试；

B、对被测试内存的地址总线进行测试；

C、对被测试内存的内部单元进行测试；

其特征在于，所述步骤A具体包括以下步骤：

A1、在被测试的内存中选取至少三个位宽度与该内存数据总线的位宽度相同的内存地址单元；

A2、对选取的每个内存地址单元写入测试向量并读取相对应的测试读回值向量；

A3、将所述对应每个内存地址单元的测试向量和测试读回值向量进行比较，若比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同，则输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；否则，则输出所述被测试内存的数据总线无故障的指示信息并执行步骤B。

其中，所述步骤A1中，在被测试的内存中选取至少三个位宽度与数据总线的位宽度相同的内存地址单元是随机选取的。

其中，所述步骤A1中的所述选取的至少三个内存地址单元为在内存中非连续分布的内存地址单元。

其中，所述步骤A3中，则进一步包括：输出其测试向量和测试读回值向量不同的内存地址单元所对应的内存地址单元地址信息。

其中，所述步骤A2中，进一步包括对选取的每个内存地址单元分别多次写入不同的测试向量并读取相对应的测试读回值向量的步骤。

相应地，本发明的一种进行内存故障测试的系统，包括数据总线测试单元、地址总线测试单元以及芯片内部单元测试单元，其特征在于，所述数据总线测试单元包括：

内存地址单元选取模块，用于在被测试的内存中选取至少三个位宽度与数据总线的位宽度相同的内存地址单元；

测试向量写入模块，用于对所述内存地址单元选取模块选取的每个内存地址单元写入测试向量；

读回值向量读取模块，用于读取对应每个内存地址单元写入测试向量后返回的测试读回值向量；

比较模块，用于将所述测试向量写入模块写入的测试向量和读回值向量读取模块读取的测试读回值向量进行比较，并生成相应的比较结果；

比较结果执行模块，用于当所述比较模块的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；否则，输出所述被测试内存的数据总线无故障的指示信息，并指示所述地址总线测试单元继续进行相应测试。

其中，所述比较结果模块包括：

故障处理子模块，用于当所述比较模块的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；

无故障处理子模块，用于当所述比较模块的比较结果为至多一个内存地址的单元对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出所述数据总线无故障的指示信息，并指示所述地址总线测试单元继续进行相应测试。

进一步地，所述比较结果执行模块还包括：

地址信息输出子模块，用于当所述比较模块的比较结果为仅有一个内存地址单元所对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值的向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出出现测试向量和测试读回值向量不同的内存地址单元的地址信息。

其中，所述内存地址单元选取模块是内存地址单元随机选取模块，用于在被测试内存中随机选取至少三个内存地址单元。

其中，所述内存地址单元选取模块是非连续内存地址单元选取模块，用于在被测试内存中选取至少三个非连续分布的内存地址单元。

与现有技术相比，本发明具有以下有益效果：

本发明所提供的对嵌入式通信设备系统中进行内存的测试的方法及系统，由于在测试数据总线时，选取了至少三个位宽度与数据总线的位宽度相同的内存地址单元，且所述内存地址单元是非连续的。将在该三个内存地址单元上输入的测试向量和读回值向量进行比较，可以很容易地判断被测试的内存的故障是否真正为数据总线故障，且能分辨出该所选择的内存地址单元是否出现故障。即所述的对数据总线的测试结果不会受到内存地址总线故障或者内存的内部单元故障的影响，保证了在对嵌入式通信设备系统中进行内存测试时，对数据总线的故障测试结果的可靠性，从而提高了对嵌入式通信设备系统中内存的整体测试的可靠性。

附图说明

图1为现有的嵌入式通信设备系统框架图；

图2为现有的内存故障测试流程示意图；

图3为本发明内存故障测试的方法流程示意图；

图4为本发明内存故障测试的系统结构示意图；

图5为图4中本发明比较结果执行模块结构示意图。

具体实施方式

下面结合附图对本发明的具体实施例进行详细说明。

本发明内存故障测试的方法是针对现有技术不能解决在对内存故障进行测试时保证内存数据总线故障测试结果的准确性和可靠性的情况下，提出了一种在对内存测试时，排除可能存在的地址总线故障以及内存内部单元故障对数据总线故障测试结果的干扰的技术，从而保证了内存数据总线故障测试结果的可靠性和准确性，为内存测试的其他项测试提供可靠性保证。

参考图3，是本发明内存故障测试的方法流程示意图，在本实施例中，该方法具体实现过程如下：

步骤101中，在被测试内存中随机选取不连续的至少三个位宽度与该内存数据总线位宽度相同的内存地址单元。在具体实施时，在该步骤中所选取的内存地址单元数量只要是不少于三个都是能达到相同或相近的测试效果的，在本实施例的后续步骤中均以所选取的内存地址单元数量为三个的情况来对本发明做详细说明。

步骤102中，对选取的每个内存地址单元写入测试向量并读取相对应的测试读回值向量。在具体实施时，下面以该步骤中所选的测试向量为{0₀，0₁，0₂，...，0_i，...0_n-2，0_n-1}和{1₀，1₁，1₂，...，1_i，...，1_n-2，1_n-1}例，对该步骤的具体实现过程做详细说明，首次对所选的三个内存地址单元写入测试向量{0₀，0₁，0₂，...，0_i，...0_n-2，0_n-1}和{1₀，1₁，1₂，...，1_i，...，1_n-2，1_n-1}两个中的一个，并读取对应每个内存地址单元的测试读回值向量；再次对所选取的内存地址单元写入测试向量{0₀，0₁，0₂，...，0_i，...0_n-2，0_n-1}和{1₀，1₁，1₂，...，1_i，...，1_n-2，1_n-1}两个中不同于首次写入的测试向量的另外一个测试向量并读取对应每个内存地址单元的测试读回值向量。

步骤103中，将所述对应每个内存地址单元的测试向量和测试读回值向量进行比较，以判断是否有至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元对应的测试向量和测试读回值向量出现不同值的位置相同，如果判断结果为是，则执行步骤104；否则执行步骤105。对应步骤102中的具体实施过程，在一个具体实施例中，我们以选取的地址单元为三个的时候对所述步骤103进行说明，由于对应每个内存地址单元都有两个相反的测试向量以及相对应的两个测试读回值向量，因此该步骤中对应每个地址单元都需要将所述的两个测试向量同对应的测试读回值向量进行比较，只要有对应该地址单元的两个测试向量中的一个测试向量与对应的测试读回值向量不同就表示对应该内存地址单元的测试向量和测试读回值向量是不同的。

步骤104中，输出数据总线有故障的指示信息并结束测试。该步骤的执行条件是步骤103中比较结果为有两个或者三个的内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元对应的测试向量和测试读回值向量出现不同值的位置相同，其依据是在实际中一般情况下内存数据总线都为32位(或64位)的情况下，所述随机选取的且不连续三个地址单元发生故障导致其对应的测试向量和测试读回值向量出现不同值的位置相同的概率几乎为零。

步骤105中，判断是否仅有一个内存地址单元对应的测试向量和测试读回值向量不同，或有两个以上内存地址单元对应的测试向量和测试读回值向量出现不同值的位置不同，如果判断结果为是，则执行步骤106；否则执行步骤107。所述步骤105的判断过程是在步骤103中将所述对应每个内存地址单元的测试向量和测试读回值向量进行比较的基础上进行的。

步骤106中，输出数据总线无故障的指示信息及测试向量和测试读回值向量不同的内存地址单元的地址信息。在一个具体实施例子中，以选择的地址单元为三个时，对该步骤的执行条件有两种情况进行说明，情况1为步骤105中判断结果为仅有一个内存地址单元对应的测试向量和测试读回值向量不同，情况2为步骤105中的判断结果为有两个以上的测试向量和测试读回值向量不同，且每一内存地址单元出现不同值的位置不同。情况1判断的依据是如果是数据总线有故障，则应该是所述选择的三个内存地址单元对应的测试向量和测试读回值向量都不相同的，因此判断是发生不同值的地址单元自身故障；情况2判断的依据是如果是数据总线故障导致的测试向量和测试读回值向量不同，则应该是对应每个地址单元发生不同值的数据位是相同的，同时对于随机选取的不连续的内存地址单元自身故障导致的出现不同值的位置相同的概率是几乎为零的。在所述步骤106中，无论是情况1或者情况2，为了便于后续故障诊断和测试，都需要将发生测试向量和测试读回值向量不同的内存地址单元的地址信息输出。

步骤107中，输出数据总线无故障的指示信息。

步骤108中，对被测试内存的地址总线进行测试。该步骤的具体过程与现有技术相同，在本发明在不再详细阐述。

步骤109中，对被测试内存的芯片内部单元进行测试。该步骤的具体过程也与现有技术相同，在本发明中不再详细阐述。

下面详细说明本发明内存故障测试的系统。参考图4，本发明的内存故障测试的系统包括有：

内存单元20，被测试对象，包括数据总线、地址总线以及内存内部单元；

数据总线测试单元21，用于对被测试内存数据总线进行测试；

地址总线测试单元22，用于对被测试内存地址总线进行测试；以及芯片内部单元测试单元23，具体实施时，所述内存单元20包括地址单元201、地址单元202以及地址单元203......，为了减小被选择的内存地址单元的关联性，提高测试的可靠性，在具体实施时，所述三个内存地址单元为随机选取的非连续分布的内存地址单元。

所述数据总线测试单元21具体包括：

内存地址单元选取模块211，用于在被测试的内存中选取至少三个位宽度与数据总线的位宽度相同的内存地址单元；

这里，在具体实施时，所述内存地址单元选取模块211可以为内存地址单元随机选取模块，用于在被测试内存中随机选取至少三个内存地址单元；也可以为非连续内存地址单元选取模块，用于在被测试内存中随机选取至少三个非连续的内存地址单元；进一步地，所述内存地址单元选取模块为非连续内存地址单元选取模块，用于在被测试内存中随机选取至少三个非连续的内存地址单元。

测试向量写入模块212，用于对所述内存地址单元选取模块选取的每个内存地址单元分别写入测试向量；

读回值向量读取模块213，用于读取对应每个内存地址单元写入测试向量后返回的测试读回值向量；

比较模块214，用于将所述测试向量写入模块写入的测试向量和读回值向量读取模块读取的测试读回值向量进行比较，并生成相应的比较结果；

比较结果执行模块215，用于当所述比较模块214的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；否则，输出所述被测试内存的数据总线无故障的指示信息，并指示所述地址总线测试单元22继续进行相应测试。

如图5所示，具体实施时，所述比较结果执行模块215具体包括：

故障处理子模块2151，用于当所述比较模块214的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；

无故障处理子模块2152，用于当所述比较模块214的比较结果为至多一个内存地址的单元对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出所述数据总线无故障的指示信息，并指示所述地址总线测试单元22继续进行相应测试。

地址信息输出子模块2153，用于当所述比较模块214的比较结果为仅有一个内存地址单元所对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值的向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出出现测试向量和测试读回值向量不同的内存地址单元的地址信息。

以上所述仅为本发明的优选实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明要求保护范围之内。

Claims (10)

1、一种内存故障测试的方法，该方法包括以下步骤：

A、对被测试内存的数据总线进行测试；

B、对被测试内存的地址总线进行测试；

C、对被测试内存的内部单元进行测试；

其特征在于，所述步骤A具体包括以下步骤：

A1、在被测试的内存中选取至少三个位宽度与该内存数据总线的位宽度相同的内存地址单元；

A2、对选取的每个内存地址单元写入测试向量并读取相对应的测试读回值向量；

A3、将所述对应每个内存地址单元的测试向量和测试读回值向量进行比较，若比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同，则输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；否则，则输出所述被测试内存的数据总线无故障的指示信息并执行步骤B。

2、如权利要求1所述的内存故障测试的方法，其特征在于：

所述步骤A1中，在被测试的内存中选取至少三个位宽度与数据总线的位宽度相同的内存地址单元是随机选取的。

3、如权利要求2所述的内存故障测试的方法，其特征在于：所述步骤A1中的所述选取的至少三个内存地址单元为在内存中非连续分布的内存地址单元。

4、如权利要求3所述的内存故障测试的方法，其特征在于，所述步骤A3中，则进一步包括：输出其测试向量和测试读回值向量不同的内存地址单元的地址信息。

5、如权利要求1至4任一项所述的内存故障测试的方法，其特征在于：所述步骤A2中，进一步包括对选取的每个内存地址单元分别多次写入不同的测试向量并读取相对应的测试读回值向量的步骤。

6、一种内存故障测试的系统，包括被测试的内存单元、数据总线测试单元、地址总线测试单元以及内存内部单元测试单元，其特征在于，所述数据总线测试单元包括：

内存地址单元选取模块，用于在被测试的内存单元中选取至少三个位宽度与数据总线的位宽度相同的内存地址单元；

测试向量写入模块，用于对所述内存地址单元选取模块选取的每个内存地址单元写入测试向量；

读回值向量读取模块，用于读取对应每个内存地址单元写入测试向量后返回的测试读回值向量；

比较模块，用于将所述测试向量写入模块写入的测试向量和读回值向量读取模块读取的测试读回值向量进行比较，并生成相应的比较结果；

比较结果执行模块，用于当所述比较模块的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；否则，输出所述被测试内存的数据总线无故障的指示信息，并指示所述地址总线测试单元继续进行相应测试。

7、如权利要求6所述的内存故障测试的系统，其特征在于：所述比较结果执行模块包括：

故障处理子模块，用于当所述比较模块的比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置相同时，输出所述被测试内存的数据总线有故障的指示信息并结束内存测试；

无故障处理子模块，用于当所述比较模块的比较结果为至多一个内存地址的单元对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值向量不同且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出所述数据总线无故障的指示信息，并指示所述地址总线测试单元继续进行相应测试。

8、如权利要求7所述的内存故障测试的系统，其特征在于：所述比较结果执行模块还包括：

地址信息输出子模块，用于当所述比较模块的比较结果为仅有一个内存地址单元所对应的测试向量和测试读回值向量不同，或比较结果为至少两个内存地址单元对应的测试向量和测试读回值的向量不同，且每一内存地址单元所对应的测试向量和测试读回值向量出现不同值的位置不同时，输出出现测试向量和测试读回值向量不同的内存地址单元的地址信息。

9、如权利要求6至8任一项所述的内存故障测试的系统，其特征在于：

所述内存地址单元选取模块是内存地址单元随机选取模块，用于在被测试内存中随机选取至少三个内存地址单元。

10、如权利要求6至8任一项所述的内存故障测试的系统，其特征在于：

所述内存地址单元选取模块是非连续内存地址单元选取模块，用于在被测试内存中选取至少三个非连续分布的内存地址单元。

Images