CN1897555A - 动态时分交换装置及方法 - Google Patents

动态时分交换装置及方法 Download PDF

Info

Publication number
CN1897555A
CN1897555A CN 200510082880 CN200510082880A CN1897555A CN 1897555 A CN1897555 A CN 1897555A CN 200510082880 CN200510082880 CN 200510082880 CN 200510082880 A CN200510082880 A CN 200510082880A CN 1897555 A CN1897555 A CN 1897555A
Authority
CN
China
Prior art keywords
input
cell
module
buffer
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510082880
Other languages
English (en)
Other versions
CN100428724C (zh
Inventor
邢益海
闫丽新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Potevio Co ltd
Petevio Institute Of Technology Co ltd
Original Assignee
Potevio Institute of Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Potevio Institute of Technology Co Ltd filed Critical Potevio Institute of Technology Co Ltd
Priority to CNB2005100828802A priority Critical patent/CN100428724C/zh
Publication of CN1897555A publication Critical patent/CN1897555A/zh
Application granted granted Critical
Publication of CN100428724C publication Critical patent/CN100428724C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种实现总线型交换系统动态时分交换的装置和方法,装置包括:一个以上通过总线相连接的输入输出端口模块,用于将外界输入的信元写入总线和/或从总线读取信元并输出;及连接到各个输入输出端口模块的交换控制模块,用于查询各个输入输出端口模块是否有信元输入,记录有信元输入的输入输出端口模块所输入信元的源端口路由信息,并根据自身保存的源端口路由信息与目的端口信息的对应关系,得到各个输入信元的交换信息并缓存,再根据缓存的交换信息依次控制各个输入信元在总线上交换。应用本发明可以避免总线冲突,保证各个输入输出端口模块公平占用总线,实现总线资源的动态配置,大大提高总线的利用率。

Description

动态时分交换装置及方法
技术领域
本发明涉及到数据交换技术,特别涉及到总线型交换系统中实现动态时分交换的装置及方法。
背景技术
在多个端口共用一个总线的总线型交换系统中,如何解决各个端口对总线占用的冲突是亟待解决的关键问题之一。目前,通常采用各个端口时分复用总线的方法来解决上述总线冲突问题。
在传统时分复用总线的方法中,通过将总线资源划分成一个以上的时隙,并为每个端口分配固定时隙的方式来传输信元。这样,每个端口就能够在所分配的时隙内发送自身缓存的信元,从而有效的避免总线冲突。但是,在上述方法中,各个端口与所分配时隙的对应关系是确定的,各个端口仅能够在分配给自身的时隙内占用总线发送信元,这样一来,如果某个端口在所分配的时隙时间内没有信元发送,此时,即使总线上的其他端口有待交换的信元也不能够在该时隙占用总线,从而导致总线在该时隙内空闲,最终造成总线的利用率降低。
发明内容
为了解决上述时分复用总线方法存在的问题,本发明提供了一种动态时分交换的装置,可以将总线的每个时隙动态并且公平地分配给需要进行信元交换的端口,既能解决总线冲突的问题,又能提高总线的利用率。
本发明还提供了一种动态时分交换的方法,能实现总线上的时隙资源在各个端口上的动态分配,在解决了总线冲突的同时,提高了总线的利用率。
本发明所述实现总线型交换系统动态时分交换的装置,包括:
一个以上通过总线相连接的输入输出端口模块,用于将外界输入的信元写入总线和/或从总线读取信元并输出;以及
连接到各个输入输出端口模块的交换控制模块,用于查询各个输入输出端口模块是否有信元输入,获取有信元输入的输入输出端口模块所输入信元的源端口路由信息,根据自身保存的源端口路由信息与目的端口信息的对应关系,得到输入信元的交换信息并缓存,再根据缓存的交换信息依次控制各个输入信元在总线上交换。
本发明所述输入输出端口模块进一步包括:
输入端口,用于接收外界输入信元;
地址抽取缓冲器,用于从所述输入端口输入的信元中提取并存储该信元的源端口路由信息,根据来自交换控制模块的读操作信号将所存储的源端口路由信息输出到所述交换控制模块;
输入缓冲器,用于存储来自输入端口的信元,根据来自交换控制模块的读操作信号将存储的信元输出到总线上;
输出缓冲器,用于根据来自交换控制模块的写操作信号从总线读取并存储待发送信元;以及
连接到所述输出缓冲器的输出端口,用于输出所述信元;
所述交换控制模块进一步包括:
交换路由控制逻辑模块,用于接收所述地址抽取缓冲器的空状态指示,根据各个待交换信元的交换信息对各个输入输出端口模块进行交换路由控制;
路由翻译模块,用于存储源端口路由信息与目的端口信息的对应关系,根据交换路由控制逻辑模块的控制读取地址抽取缓冲器的源端口路由信息,并根据读取的源端口路由信息查找该信元目的端口信息,生成该信元交换信息并输出;
交换控制缓冲器,用于接收并缓存路由翻译模块输出的某个信元交换信息,再输出到所述交换路由控制逻辑模块;
交换时序发生器,用于根据交换路由控制逻辑模块的控制,产生一读操作信号来读取某个输入输出端口模块地址抽取缓冲器中缓存的源端口路由信息;
交换读操作/地址产生模块,用于根据交换路由控制逻辑模块的控制,产生另一读操作信号来读取某个输入输出端口模块输入缓冲器中信元;以及
交换写操作/地址产生模块,用于根据交换路由控制逻辑模块的控制,产生一写操作信号将总线上的信元写入对应的目的输入输出端口模块的输出缓冲器。
本发明所述的输入缓冲器及输出缓冲器是双端口随机存储器。
本发明所述的地址抽取缓冲器是先入先出存储器。
本发明所述的交换控制缓冲器是先入先出存储器。
本发明所述动态时分交换的方法,应用于由通过总线相连的一个以上输入输出端口模块和用于对各个输入输出端口模块进行交换控制的交换控制模块组成的总线型交换系统,其特征在于,所述方法包括端口查询和信元交换两个并行的过程;
所述端口查询过程包括:
A、在交换控制模块中建立各个输入输出端口模块所输入信元的源路由信息与目的端口信息的对应关系。
B、交换控制模块查询各个输入输出端口模块是否有信元输入,记录有信元输入的输入输出端口模块的源端口地址,读取该输入输出端口模块所缓存的一个信元的源端口路由信息,根据自身建立的源端口路由信息与目的端口信息的对应关系查找得到该信元的交换信息并缓存;
所述信元交换过程主要包括:
a、在每个信元交换周期内,交换控制模块判断自身是否缓存有信元的交换信息,如果有,从中读取一条交换信息,并根据读取的交换信息控制该交换信息对应的信元在总线上交换,否则,不作处理。
本发明所述源路由信息包括:源端口地址。
本发明所述目的端口信息为宽度等于总线型交换系统所包含输入输出端口模块数目的比特串,所述比特串中的每个比特位与各个输入输出端口模块一一对应。
本发明所述源端口地址为宽度等于总线型交换系统所包含输入输出端口模块数目的比特串,所述比特串中的每个比特位与各个输入输出端口模块一一对应。
本发明所述交换控制模块查询各个输入输出端口模块是否有信元输入为:所述交换控制模块依次循环查询各个输入输出端口模块中用于缓存输入信元源端口路由信息的缓冲器是否为空,如果为空,则没有信元输入,否则,有信元输入。
本发明所述控制对应的信元在总线上交换包括以下两个并行的步骤:
a1、根据交换信息中的源端口地址,发送读操作信号到对应输入输出端口模块的输入缓冲器,控制该输入缓冲器在当前的信元交换周期内将缓存的一个信元写入总线;
a2、根据交换信息中的目的端口信息,发送写操作信号到对应输入输出端口模块的输出缓冲器,控制该输出缓冲器在当前的信元交换周期内读取总线上的信元,并输出。
由此可以看出,通过应用本发明所述的动态时分交换装置和方法,可以获得以下有益效果:
1、本发明所述的动态时分交换装置和方法通过交换控制模块实现对各个输入输出端口模块所输入信元的交换控制,使得总线上的每个信元交换周期内仅有一个输入输出端口模块向总线写入信元,从而可以有效地避免总线冲突;
2、本发明所述的动态时分交换装置和方法通过轮询的方式查询各个端口是否有信元输入,并依次为有信元输入的输入输出端口模块分配总线资源,可以保证有信元输入的输入输出端口模块有平等的机会占用总线,即能够保证各个输入输出端口模块的公平性;
3、本发明所述的装置和方法对各个输入输出端口模块状态的轮询以及对信元在总线上的交换控制是分开处理的,其中,对各个输入输出端口模块的轮询并不占用总线资源,从而可以保证没有信元输入的端口不会占用总线,同时,由于分配给各个输入输出端口模块的总线资源并不固定,因此,可以实现总线资源的动态配置,大大提高总线的利用率。
附图说明
图1为本发明所述动态时分交换装置的结构示意图;
图2为显示了路由翻译模块内部结构及目标端口信息格式的示意图;
图3为显示了交换控制缓冲器所存储交换信息结构的示意图。
具体实施方式
为使发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
本发明提供了一种实现总线型交换系统动态时分交换的装置,其结构如图1所示,主要包括:一个以上通过总线31相连接的输入输出端口模块10,用于将外界输入的信元写入总线31和/或从总线31读取信元并输出;及连接到各个输入输出端口模块10的交换控制模块20,用于查询各个输入输出端口模块10是否有信元输入,获取有信元输入的输入输出端口模块10所输入信元的源端口路由信息,根据自身保存的源端口路由信息与目的端口信息的对应关系,得到各个输入信元的交换信息并缓存,再根据缓存的各个输入信元的交换信息依次控制各个输入输出端口模块10所输入信元在总线31上的交换,从而实现对总线31资源的灵活、动态分配。其中,每个输入输出端口模块10进一步包括:一个输入部分及一个输出部分。
参见图1,所述的输入部分包括:
用于接收外界输入信元的输入端口;
连接在所述输入端口与所述交换控制模块20之间的地址抽取缓冲器11,用于从输入的信元中提取并存储该信元的源端口路由信息,根据来自交换控制模块20的读操作信号将所存储的源端口路由信息输出到所述交换控制模块20;
所述地址抽取缓冲器11具有空状态指示,交换控制模块20就是通过各个输入输出端口模块10中地址抽取缓冲器11的空状态指示来判断某个输入输出端口模块10是否有信元输入的;
在本发明的一个优选实施例中,所述的地址抽取缓冲器是先入先出存储器(FIFO);
输入缓冲器12,用于存储来自输入端口的信元,并根据来自交换控制模块20的读操作信号将存储的信元输出到总线31上。
在本发明的一个优选实施例中,所述的输入缓冲器是双端口随机存储器(DPRAM)。
所述输出部分包括:
输出缓冲器13,用于根据来自交换控制模块20的写操作信号从总线31读取并存储待交换信元;
在本发明的一个优选实施例中,所述的输出缓冲器是DPRAM;
连接到所述输出缓冲器13的输出端口,用于输出所述信元。
本发明所述动态时分交换装置中的交换控制模块20进一步包括:
连接到所述地址抽取缓冲器11的交换路由控制逻辑模块26,用于控制查询各个输入输出端口模块10是否有信元输入,接收所述地址抽取缓冲器11空状态指示,并根据各个待交换信元的交换信息对各个输入输出端口模块10进行交换路由控制;
连接在所述地址抽取缓冲器11与所述交换路由控制逻辑模块26之间的路由翻译模块21,用于存储预先配置好的源端口路由信息与目的端口信息的对应关系,根据交换路由控制逻辑模块26的控制接收地址抽取缓冲器11中的源端口路由信息,并根据输入的源端口路由信息查找所输入信元目的端口信息,生成该信元的交换信息并输出;
连接在路由翻译模块21与所述交换路由控制逻辑模块26之间的交换控制缓冲器22,用于接收并缓存路由翻译模块21输出的某个信元交换信息,再将缓存的交换信息输出到所述交换路由控制逻辑模块26;
所述的交换控制缓冲器22具有空状态指示和满状态指示,当所述交换控制缓冲器22空指示有效时,说明所有输入输出端口模块10都没有待交换的信元;当所述交换控制缓冲器22满指示有效时,说明所述交换控制缓冲器22已满,交换控制模块20将停止查询各个输入输出端口模块10是否有待交换的信元输入;
在本发明的优选实施例中,所述的交换控制缓冲器是FIFO;
连接在各个输入输出端口模块10的地址抽取缓冲器11与所述交换路由控制逻辑模块26之间的交换时序发生器23,用于根据交换路由控制逻辑模块26的控制,产生读操作信号来读取某个输入输出端口模块10地址抽取缓冲器11中源端口路由信息;
连接在各个输入输出端口模块10的输入缓冲器12与所述交换路由控制逻辑模块26之间的交换读操作/地址产生模块24,用于根据交换路由控制逻辑模块26的控制,产生读操作信号来读取某个输入输出端口模块10输入缓冲器12中的信元;
以及连接到各个输入输出端口模块10的输出缓冲器13与所述交换路由控制逻辑模块26之间的交换写操作/地址产生模块25,用于根据交换路由控制逻辑模块26的控制,产生写操作信号将总线上的信元写入对应的目的输入输出端口模块10的输出缓冲器13。
下面将通过举例详细说明上述动态时分交换装置的动态工作过程。
为了控制各个输入输出端口模块10简称端口之间的信元交换,本发明所述的装置需要为每个端口分配不同的地址。所述地址可以是任何自定义的形式,在本发明的一个优选实施例中,将每个端口的地址设置为长度是端口数目的比特串,比特串中的每一位比特代表一个端口,因此,可以通过将某个端口在该比特串中对应的比特位设置成1来标识该端口。例如,本发明所述的动态时分交换装置包含编号依次为0至15的16个端口,端口地址是长度为16比特位的比特串,其中从低位到高位的各个比特依次代表端口0到端口15,例如,端口0的地址为0000000000000001,端口1的地址为0000000000000010,依此类推,端口15的地址为1000000000000000。
在某个端口有信元输入时,该端口的输入缓冲器12读入并缓存所输入的信元,同时,地址抽取缓冲器11从输入的信元中提取该信元的源端口路由信息。所述源端口路由信息可以是自定义的格式,例如,如果将本发明所述的动态时分交换装置应用到异步转移模式(ATM)中,所述的源端口路由信息是源端口号+虚通路号(VPI)+虚通道号(VCI)。
另外,地址抽取缓冲器11具有空状态指示,当地址抽取缓冲器11为空时,其空状态指示为1,否则,其空状态指示为0。每个端口的地址抽取缓冲器11将自身的空状态指示直接输出到交换控制模块的交换路由控制逻辑26,这样,交换控制模块20就可以根据地址抽取缓冲器11的空状态指示判断该端口是否有信元输入。
交换控制模块20对各个输入输出端口模块10状态的查询主要是通过交换时序发生器23和交换控制缓冲器22来实现的,所述交换时序发生器23受到系统时钟信号的控制,将按照一定的顺序依次产生各个输入输出端口模块10的地址,依次查询各个输入输出端口模块的地址抽取缓冲器11是否为空,保证公平地查询各个端口。
下面仍以包含16个端口的交换系统为例,详细说明交换时序发生器23的具体工作过程,在本例中,交换时序发生器23将按照从高位地址到低位地址的顺序轮询。
在系统时钟信号的第一个时钟周期内,交换时序发生器23一方面产生端口15的地址1000000000000000,根据产生的地址从交换路由控制逻辑模块26读取端口15的地址抽取缓冲器11的空状态指示,判断端口15的地址抽取缓冲器11的状态是否为空;另一方面输出无效的地址信号到各个端口的地址抽取缓冲器11,避免各个端口的地址抽取缓冲器11输出源路由信息到所述路由翻译模块21;如果交换时序发生器23判断出端口15的地址抽取缓冲器11的空状态指示为1,即该地址抽取缓冲器11为空,则在系统时钟信号的第二个时钟周期用相同的方法查询端口14的地址抽取缓冲器11的空状态指示。
如果判断出端口15的地址抽取缓冲器11的空状态指示为0,即地址抽取缓冲器11不为空,则在系统时钟信号的第二个时钟周期,根据端口15的地址1000000000000000生成相应的读操作信号到所述端口15,控制端口15的地址抽取缓冲器11输出一条它所缓存的源端口路由信息到交换控制模块20的路由翻译模块21;然后在系统时钟信号的第三个时钟周期用相同的方法查询端口14的地址抽取缓冲器11的空状态指示。
如此循环下去查询所有的端口,直到查询完端口0,则重新从端口15开始下一轮的查询。
需要说明的是,本发明所述方法对各个端口的查询顺序并没有限制,既可以按照上面的例子从端口15查询到端口0,也可以反过来从端口0查询到端口15,又或者采用其他的顺序来查询各个端口,因此,采用何种顺序查询各个端口是否有信元输入并不会影响本发明意欲保护的范围。
为了保证各个端口的公平性,如果某个端口有多个输入信元,在一次查询过程中也只能提取地址抽取缓冲器11中的一条源端口路由信息,交换时序发生器23将紧接着查询下一个端口,未提取的源端口路由信息要等到下一次轮询到该端口时才能处理。
交换控制模块20的路由翻译模块21在接收到某个端口地址抽取缓冲器11输出的源端口路由信息后,首先记录该源端口路由信息对应的源端口地址,然后根据自身存储的源端口路由信息与目的端口信息的对应关系,以输入的源端口路由信息作为路由翻译模块21的查找地址,例如,以源端口号+VPI+VCI为索引,查找到该源端口路由信息所对应信元的目的端口信息。
图2显示了本发明优选实施例所述的路由翻译模块21内部结构及每个源端口路由信息所对应目的端口信息的存储格式。从图2可以看出,路由翻译模块21所存储的、对应每个源端口路由信息的目的端口信息为一串由0或1组成的比特串,该比特串的宽度为总线型交换系统的端口数目,其中每一个比特代表一个端口。仍以包含16个端口的交换系统为例,如果路由翻译模块21中,某个源端口路由信息对应的目的端口信息为0000000000000011,则表明该源端口路由信息所对应信元的目的端口为端口0和端口1。由此可以看出,通过使用这种格式定义的目的端口信息,可以简单的实现点到点、点到多点的交换以及信元的广播。但是,各个端口的地址并不限于上述的形式,还可以采用其他任何形式的地址来标识不同的端口。
交换控制逻辑26在控制路由翻译模块21查找到当前源端口路由信息所对应的目的端口信息之后,将记录的源端口地址和查找得到的目的端口信息组合为一条交换信息发送到交换控制缓冲器22,作为当前待交换信元的交换信息缓存起来。
图3显示了本发明优选实施例所述的交换控制缓冲器22所存储交换信息的结构。如图3所示,交换控制缓冲器22缓存的每条交换信息包含两部分:用于产生源端口输入缓冲器12的读操作信号的源端口地址和用于产生目的端口输出缓冲器13的写操作信号的目的端口信息,其中,目的端口信息在高位部分,源端口地址在低位部分,对应每个比特位,1表示有效,0表示无效。同样以包含16个端口的交换系统为例,若交换控制缓冲器22所存储的一条交换信息为00000000000001100000000000000001,则表明源端口为端口0,目的端口为端口1和端口2。同样,也可以采用其他的形式来保存各个信元的交换信息。
另外,交换控制缓冲器22也有空状态指示,当交换控制缓冲器22不为空时,交换路由控制逻辑26将在每个信元交换周期依次读取交换控制缓冲器22存储的交换路由信息,然后,根据所读取交换信息中的源端口地址,通过交换读操作/地址产生模块24产生读操作信号,控制相应端口的输入缓冲器12在当前的信元交换周期内将缓存的一个信元输出到总线上;同时,交换路由控制逻辑26根据所读取交换信息中的目的端口信息,通过交换写操作/地址产生模块25产生写操作信号,控制相应端口的输出缓冲器13在当前信元交换周期内写入总线上的信元,然后再输出出去,从而在一个信元交换周期内完成一次信元交换。
交换控制缓冲器22还有满状态指示,当交换控制缓冲器22满时,交换路由控制逻辑模块26将控制交换时序发生器暂停各个端口地址抽取缓冲器11空状态指示的查询。
下面同样以包含16个端口的总线型交换系统为例说明,若交换控制缓冲器22所存储的一条交换信息为00000000000001100000000000000001,根据该交换信息,在一个信元交换周期内,端口0输入缓冲器12的读操作信号有效,该输入缓冲器12将自身缓存的一个信元输出到总线上;端口1和端口2输出缓冲器13的写操作信号有效,这两个端口将总线上的信元写入自身的输出缓冲器13。由此可以看出,通过将交换信息缓存到交换控制缓冲器22保证只有输入缓冲器不为空的信元才能占用总线。
本发明还公开了一种动态时分交换的方法,应用于由通过总线相连的一个以上输入输出端口模块和对各个输入输出端口模块所输入信元进行交换控制的交换控制模块组成的总线型交换系统,所述方法主要包括端口查询和信元交换两个并行的过程。
所述端口查询过程主要包括:
A、在交换控制模块中建立各个输入输出端口模块所输入信元的源路由信息与目的端口信息的对应关系。
所述的源路由信息可以是自定义的格式,若将本发明所述的动态时分交换方法应用到ATM系统中,则所述的源路由信息是源端口地址+VPI+VCI的形式;所述的目的端口信息也可以采用多种地址形式,在本发明的优选实施例中,所述的目的端口信息采用图2所示目的端口信息格式。
B、交换控制模块依次查询各个输入输出端口模块是否有信元输入,如果某个输入输出端口模块有信元输入,则记录该输入输出端口模块的源端口地址,读取该输入输出端口模块所存储的一个信元的源端口路由信息,根据自身建立的源端口路由信息与目的端口信息的对应关系查找该信元的目的端口信息,再将该信元的源端口地址与对应的目的端口信息组合为该信元的交换信息并缓存。
其中,所述交换信息可以采用如图3所示的格式缓存。
由于每个输入输出端口模块在有信元输入时,首先将输入的信元缓存,同时缓存从所输入信元中提取的源端口路由信息,因此在该步骤中,可以通过查询各个输入输出端口模块中用于缓存输入信元源端口路由信息的缓冲器是否为空来判断是否有信元输入。
所述信元交换过程主要包括:
a、在每个信元交换周期内,交换控制模块判断自身是否缓存有信元的交换信息,如果有,读取一条交换信息,并根据读取的交换信息控制该交换信息对应的信元在总线上交换,否则,不作处理。
所述控制信元在总线上交换包括以下两个并行的步骤:
a1、根据交换信息中的源端口地址,发送读操作信号到对应输入输出端口模块的输入缓冲器,控制该缓冲器在当前的信元交换周期内将缓存的一个信元写入总线;
a2、根据交换信息中的目的端口信息,发送写操作信号到对应输入输出端口模块的输出缓冲器,控制该输出缓冲器在当前的信元交换周期内读取总线上的信元,并输出。
由此可以看出,本发明所述的动态时分交换装置和方法将对各个输入输出端口模块的状态查询和对总线资源的分配分开处理,在避免总线冲突,保证各个输入输出端口模块公平占用总线的同时,确保没有信元输入的输入输出端口模块不会占用总线,实现总线资源的动态配置,大大提高总线的利用率。

Claims (11)

1、一种实现总线型交换系统动态时分交换的装置,其特征在于,包括:
一个以上通过总线(31)相连接的输入输出端口模块(10),用于将外界输入的信元写入总线(31)和/或从总线(31)读取信元并输出;以及
连接到各个输入输出端口模块(10)的交换控制模块(20),用于查询各个输入输出端口模块(10)是否有信元输入,获取有信元输入的输入输出端口模块(10)所输入信元的源端口路由信息,根据自身保存的源端口路由信息与目的端口信息的对应关系,得到输入信元的交换信息并缓存,再根据缓存的交换信息依次控制各个输入信元在总线(31)上交换。
2、如权利要求1所述的装置,其特征在于,所述输入输出端口模块(10)进一步包括:
输入端口,用于接收外界输入信元;
地址抽取缓冲器(11),用于从所述输入端口输入的信元中提取并存储该信元的源端口路由信息,根据来自交换控制模块(20)的读操作信号将所存储的源端口路由信息输出到所述交换控制模块(20);
输入缓冲器(12),用于存储来自输入端口的信元,根据来自交换控制模块(20)的读操作信号将存储的信元输出到总线(31)上;
输出缓冲器(13),用于根据来自交换控制模块(20)的写操作信号从总线(31)读取并存储待发送信元;以及
连接到所述输出缓冲器(13)的输出端口,用于输出所述信元;
所述交换控制模块(20)进一步包括:
交换路由控制逻辑模块(26),用于接收所述地址抽取缓冲器(11)的空状态指示,根据各个待交换信元的交换信息对各个输入输出端口模块(10)进行交换路由控制;
路由翻译模块(21),用于存储源端口路由信息与目的端口信息的对应关系,根据交换路由控制逻辑模块(26)的控制读取地址抽取缓冲器(11)的源端口路由信息,并根据读取的源端口路由信息查找该信元目的端口信息,生成该信元交换信息并输出;
交换控制缓冲器(22),用于接收并缓存路由翻译模块(21)输出的某个信元交换信息,再输出到所述交换路由控制逻辑模块(26);
交换时序发生器(23),用于根据交换路由控制逻辑模块(26)的控制,产生一读操作信号来读取某个输入输出端口模块(10)地址抽取缓冲器(11)中缓存的源端口路由信息;
交换读操作/地址产生模块(24),用于根据交换路由控制逻辑模块(26)的控制,产生另一读操作信号来读取某个输入输出端口模块(10)输入缓冲器(12)中信元;以及
交换写操作/地址产生模块(25),用于根据交换路由控制逻辑模块(26)的控制,产生一写操作信号将总线上的信元写入对应的目的输入输出端口模块(10)的输出缓冲器(13)。
3、如权利要求2所述的装置,其特征在于,所述的输入缓冲器(12)及输出缓冲器(13)是双端口随机存储器。
4、如权利要求2所述的装置,其特征在于,所述的地址抽取缓冲器(11)是先入先出存储器。
5、如权利要求2所述的装置,其特征在于,所述的交换控制缓冲器(22)是先入先出存储器。
6、一种动态时分交换的方法,应用于由通过总线相连的一个以上输入输出端口模块和用于对各个输入输出端口模块进行交换控制的交换控制模块组成的总线型交换系统,其特征在于,所述方法包括端口查询和信元交换两个并行的过程;
所述端口查询过程包括:
A、在交换控制模块中建立各个输入输出端口模块所输入信元的源路由信息与目的端口信息的对应关系。
B、交换控制模块查询各个输入输出端口模块是否有信元输入,记录有信元输入的输入输出端口模块的源端口地址,读取该输入输出端口模块所缓存的一个信元的源端口路由信息,根据自身建立的源端口路由信息与目的端口信息的对应关系查找得到该信元的交换信息并缓存;
所述信元交换过程主要包括:
a、在每个信元交换周期内,交换控制模块判断自身是否缓存有信元的交换信息,如果有,从中读取一条交换信息,并根据读取的交换信息控制该交换信息对应的信元在总线上交换,否则,不作处理。
7、如权利要求6所述的方法,其特征在于,所述源路由信息包括:源端口地址、虚通路号及虚通道号。
8、如权利要求6所述的方法,其特征在于,所述目的端口信息为宽度等于总线型交换系统所包含输入输出端口模块数目的比特串,所述比特串中的每个比特位与各个输入输出端口模块一一对应。
9、如权利要求6所述的方法,其特征在于,所述源端口地址为宽度等于总线型交换系统所包含输入输出端口模块数目的比特串,所述比特串中的每个比特位与各个输入输出端口模块一一对应。
10、如权利要求6所述的方法,其特征在于,所述交换控制模块查询各个输入输出端口模块是否有信元输入为:所述交换控制模块依次循环查询各个输入输出端口模块中用于缓存输入信元源端口路由信息的缓冲器是否为空,如果为空,则没有信元输入,否则,有信元输入。
11、如权利要求6所述的方法,其特征在于,所述控制对应的信元在总线上交换包括以下两个并行的步骤:
a1、根据交换信息中的源端口地址,发送读操作信号到对应输入输出端口模块的输入缓冲器,控制该输入缓冲器在当前的信元交换周期内将缓存的一个信元写入总线;
a2、根据交换信息中的目的端口信息,发送写操作信号到对应输入输出端口模块的输出缓冲器,控制该输出缓冲器在当前的信元交换周期内读取总线上的信元,并输出。
CNB2005100828802A 2005-07-11 2005-07-11 动态时分交换装置及方法 Active CN100428724C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100828802A CN100428724C (zh) 2005-07-11 2005-07-11 动态时分交换装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100828802A CN100428724C (zh) 2005-07-11 2005-07-11 动态时分交换装置及方法

Publications (2)

Publication Number Publication Date
CN1897555A true CN1897555A (zh) 2007-01-17
CN100428724C CN100428724C (zh) 2008-10-22

Family

ID=37609937

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100828802A Active CN100428724C (zh) 2005-07-11 2005-07-11 动态时分交换装置及方法

Country Status (1)

Country Link
CN (1) CN100428724C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014166404A1 (zh) * 2013-04-10 2014-10-16 华为技术有限公司 一种网络数据包处理方法和装置
WO2016058355A1 (zh) * 2014-10-14 2016-04-21 深圳市中兴微电子技术有限公司 一种数据缓存方法、装置及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019730B (zh) * 1989-10-30 1992-12-30 烟台市农业机械管理局 一种自走式联合收割机的玉米割台
SE515342C2 (sv) * 1994-04-29 2001-07-16 Ericsson Telefon Ab L M Digitalt tidsväljarsystem
WO1996004763A1 (en) * 1994-08-03 1996-02-15 Motorola Inc. Advanced communication system architecture
US6115374A (en) * 1995-12-22 2000-09-05 Cisco Technology, Inc. Method and apparatus for dynamically assigning bandwidth for a time division multiplexing data bus
US6061358A (en) * 1997-02-13 2000-05-09 Mcdata Corporation Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
AU8362698A (en) * 1997-07-11 1999-02-08 Telefonaktiebolaget Lm Ericsson (Publ) Augmentation of atm cell with buffering data
JP3417369B2 (ja) * 1999-11-05 2003-06-16 日本電気株式会社 バススイッチ用アダプタ、バススイッチ用ブリッジ、バススイッチ、およびバススイッチシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014166404A1 (zh) * 2013-04-10 2014-10-16 华为技术有限公司 一种网络数据包处理方法和装置
WO2016058355A1 (zh) * 2014-10-14 2016-04-21 深圳市中兴微电子技术有限公司 一种数据缓存方法、装置及存储介质
US10205673B2 (en) 2014-10-14 2019-02-12 Sanechips Technology Co. Ltd. Data caching method and device, and storage medium

Also Published As

Publication number Publication date
CN100428724C (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN1282339C (zh) 一种用于以太网无源光网络的数据帧缓存设备和方法
TWI406133B (zh) 資料處理設備及資料傳送方法
CN1021395C (zh) 同步-异步和异步-同步转换器
CN1142493C (zh) 具有低能耗方式的高带宽动态随机存取存储器
KR20110081871A (ko) 스위칭된 인터페이스 적층-다이 메모리 아키텍처
US7627672B2 (en) Network packet storage method and network packet transmitting apparatus using the same
CN1225492A (zh) 高速半导体存储器件
WO2006084417A1 (fr) Méthode de gestion de tampon basée sur une table de bitmap
CN102016809A (zh) 存储器控制装置、存储器系统、半导体集成电路和存储器控制方法
CN102255687B (zh) 速率匹配方法与装置
CN102622192A (zh) 一种弱相关多端口并行存储控制器
CN101706760B (zh) 矩阵转置自动控制电路系统及矩阵转置方法
CN107171960B (zh) 一种分布式动态二层转发表的维护方法
CN1292568C (zh) 一种多队列数据分组连续转发的装置和方法
CN1298593A (zh) 电信转接器中的ampic dram系统
CN101004674A (zh) 处理器体系结构
CN1897555A (zh) 动态时分交换装置及方法
CN101064697A (zh) 一种实现异步传输模式网络服务质量控制的装置和方法
CN1885827A (zh) 一种报文存储转发的方法及报文存储转发电路
CN101043437A (zh) 一种快速发送操作、管理和维护信元的方法和装置
CN102118304B (zh) 一种信元交换方法和装置
CN101267459B (zh) 采用异步fifo寄存器输出数据的方法及寄存器
CN1281037C (zh) 具有有效分组管理单元的分组转发系统及其操作方法
JP5348157B2 (ja) 情報処理装置、メモリアクセス制御装置及びそのアドレス生成方法
CN111694777B (zh) 基于PCIe接口的DMA传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHINA POTEVIO COMPANY LIMITED

Free format text: FORMER OWNER: CHINA PUTIAN INSTITUTE OF TECHNOLOGY CO., LTD.

Effective date: 20090424

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: CHINA PUTIAN INSTITUTE OF TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: CHINA PUTIAN INSTITUTE OF TECHNOLOGY

CP03 Change of name, title or address

Address after: No. two North 6 street, Beijing, Haidian District

Patentee after: PETEVIO INSTITUTE OF TECHNOLOGY Co.,Ltd.

Address before: No. two, 2 street, Beijing information industry base

Patentee before: POTEVIO Institute of Information Technology

TR01 Transfer of patent right

Effective date of registration: 20090424

Address after: No. two, 2 street, Zhongguancun science and Technology Park, Beijing, Haidian District

Patentee after: CHINA POTEVIO CO.,LTD.

Address before: No. two North 6 street, Beijing, Haidian District

Patentee before: PETEVIO INSTITUTE OF TECHNOLOGY Co.,Ltd.