CN1883007A - 用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件 - Google Patents

用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件 Download PDF

Info

Publication number
CN1883007A
CN1883007A CNA2004800343237A CN200480034323A CN1883007A CN 1883007 A CN1883007 A CN 1883007A CN A2004800343237 A CNA2004800343237 A CN A2004800343237A CN 200480034323 A CN200480034323 A CN 200480034323A CN 1883007 A CN1883007 A CN 1883007A
Authority
CN
China
Prior art keywords
layer
magnetic element
nailed
free layer
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800343237A
Other languages
English (en)
Inventor
怀一鸣
P·P·源
F·艾伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN1883007A publication Critical patent/CN1883007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种提供磁性元件的方法和系统。一方面，磁性元件包括至少一个被钉扎层(110)、自由层(130)、和位于被钉扎层(110)和自由层(130)之间的电流约束层(120)。被钉扎层(110)是铁磁性的并且具有第一磁化。电流约束层(120)在绝缘基材中具有至少一个通道。通道是导电性的，并且延伸通过电流约束层(120)。自由层(130)是铁磁性的并且具有第二磁化。被钉扎层(110)、自由层(130)、和电流约束层(120)被配置成允许自由层的磁化使用自旋转移进行切换。磁性元件(100)也包括其它层，包括用于自旋阀、自旋隧道结、双自旋阀、双自旋隧道结、双自旋阀/隧道结构的层。

Description

用于利用自旋转移的磁性元件的电流约束传递层和 使用该磁性元件的MRAM器件
技术领域
本发明涉及磁性存储器系统，尤其涉及一种方法和系统用于提供在切换(switching)中使用自旋转移(spin transfer)效应并且能够用于例如磁性随机存取存储器(MRAM)的磁性存储器中的元件。
背景技术
图1A和1B描述了传统磁性元件10和10’。传统磁性元件1是自旋阀10，包括传统反铁磁(AFM)层12，传统被钉扎层(pinned layer)14，传统非磁间隔层16和传统自由层18。传统被钉扎层14和传统自由层18都是铁磁体。传统非磁间隔层16是导电的。AFM层12用于在特定的方向上固定或者钉扎被钉扎层14的磁化。自由层18的磁化通常响应外部磁场可以自由地旋转。图1B中描述的传统磁性元件10’是自旋隧道结。传统自旋隧道结10’的部分类似于传统自旋阀10。因此，传统磁性元件10’包括AFM层12’，传统被钉扎层14’，传统绝缘阻挡层16’和传统自由层18’。传统阻挡层16’非常薄足以使电子在传统自旋隧道结10’中隧穿通过。
分别依赖于传统自由层18/18’和传统被钉扎层14/14’的磁化的方向，传统磁性元件10/10’的电阻会各自发生变化。当传统自由层18/18’和传统被钉扎层14/14’的磁化平行时，传统磁性元件10/10’的电阻是低的。当传统自由层18/18’和传统被钉扎层14/14’的磁化反平行时，传统磁性元件10/10’的电阻是高的。
为了检测传统磁性元件10/10’的电阻，驱使电流通过传统磁性元件10/10’。电流可以在两种配置中的一种中被驱使，电流在平面内(CIP)和电流垂直平面(CPP)。在CPP配置中，驱动电流垂直于传统磁性元件10/10’的层(在图1A或1B中向上或向下)。
本领域技术人员很容易意识到，传统磁性元件10和10’在更高的存储器单元密度时可能不会行使功能。传统磁性元件10和10’通常使用由磁性元件10和10’外部组件驱使的电流所产生的外部磁场写入。切换自由层18或18’的磁化的所需磁场(切换场)分别与传统磁性元件10或10’的宽度成反比。由于切换场对于较小的磁性元件是较高的，因此对于更高的磁性存储器单元密度而言产生外部磁场的所需电流显著地增大。因此，串扰和能耗也增加。用于驱动产生切换场的电流的驱动电路也可能在面积和复杂性上增加。此外，传统写入电流必须大到足以切换磁性存储器单元，而并不大到使相邻单元被不小心切换。写入电流幅值的上限可导致可靠性问题，因为一些单元比其它单元更难以切换(由于制造和材料的不一致)并且可能不能一致地写入。而且，较高的写入电流更可能会危害到磁性元件10和10’的一个或多个层。
应此，需要的是一种系统和方法，用于提供可用于高密度、低能耗、低串扰以及高可靠性的存储器阵列中的磁性存储器元件，同时提供充足的读出信号。本发明即针对对于这种磁性存储器元件的需求。
发明内容
本发明提供一种用于提供磁性元件的方法和系统。一方面，磁性元件包括至少被钉扎层、自由层、以及位于被钉扎层和自由层之间的电流约束层(current confined layer)。被钉扎层是铁磁性的并且具有第一磁化。电流约束层在绝缘基材(matrix)中具有至少一个通道(channel)。通道是导电的而且延伸通过电流约束层。自由层是铁磁性的并且具有第二磁化。被钉扎层、自由层和电流约束层被配置成允许使用自旋转移而切换自由层的磁化。磁性元件也可以包括其它层，包括用于自旋阀、自旋隧道结、双自旋阀、双自旋隧道结和双自旋阀/隧道结构的层。
根据在此公开的系统和方法，本发明提供一种磁性元件，该磁性元件能使用更有效的和局部的自旋转移切换进行写入，而所需的写入电流减小。另外，假如使用了不止一个自由层，则可以分别设计结构的自由层以分别改善自旋阀和自旋隧道结的功能。
附图说明
图1A是传统磁性元件自旋阀的图。
图1B是另一传统磁性元件自旋隧道结的图。
图2描述了根据本发明的具有电流约束层的磁性元件的一个实施例。
图3描述了根据本发明的具有电流约束层的磁性元件的第二实施例。
图4描述了根据本发明的具有电流约束层的磁性元件的一实施例，其结合使用了自旋阀和自旋隧道结。
图5A描述了根据本发明的具有电流约束层的磁性元件的另一实施例，其结合使用了自旋阀和自旋隧道结。
图5B描述了根据本发明的具有电流约束层的磁性元件的另一实施例，其结合使用了自旋阀和自旋隧道结。
图6A描述了根据本发明的具有电流约束层的磁性元件的一实施例，其结合使用了自旋阀和自旋隧道结并且用反向T形状成形。
图6B描述了根据本发明的具有电流约束层的磁性元件的一实施例，其结合使用了自旋阀和自旋隧道结且被成形。
图7描述了根据本发明的具有电流约束层的磁性元件的一实施例，其结合使用了双自旋阀和双自旋阀或双自旋隧道结。
图8的高级流程图描述了根据本发明的方法的一实施例，用于提供具有电流约束层的磁性元件。
图9A的高级流程图描述了用于提供电流约束层的方法的一实施例。
图9B的高级流程图描述了用于提供电流约束层的方法的第二实施例。
图10的流程图描述了根据本发明的方法的一实施例，用于提供具有电流约束层的磁性元件。
具体实施方式
本发明涉及磁性元件和磁性存储器(例如MRAM)的改进。下面的描述使得本领域普通技术人员能够制造和使用本发明，并且是提供在专利申请及其需求的背景中。优选实施例的各种变形对于本领域技术人员来说是显而易见的，并且这里的普通原理将适用于其他实施例。因此，本发明并不限定在所示实施例中，其符合与这里描述的原理和特征一致的最宽范围。
为了克服与具有较高密度存储器单元的磁性存储器有关的一些问题，可以利用自旋转移现象。自旋转移的目前知识在J.C.Slonczewski，“Current-driven Excitation of Magnetic Multilayers，”Journal ofMagnetism and Magnetic Materials，vol.159，p.L1-L5(1996)；L.Berger，“Emission of Spin Waves by a Magnetic Multilayer Traversed by aCurrent，”Phys.Rev.B，Vol.54，p.9353(1996)，and in F.J.Albert，J.A.Katine and R.A.Buhman，“Spin-polarized Current Switching of a Co ThinFilm Nanomagnet，”Appl.Phys.Lett.，vol.77，No.23，p.3809-3811(2000)中有详细描述。因此，对自旋转移的以下描述是基于目前知识，而并不意在限制本发明的范围。
当自旋极化电流以CPP配置横越磁性多层时，入射在铁磁层上的电子的自旋角动量与在铁磁层和常规金属层之间的界面附近的铁磁层的磁矩相互作用。通过这个作用，电子转移它们的一部分角动量到铁磁层。结果，如果电流密度充分高(大约107-108A/cm2)并且多层的尺寸较小(大约小于200纳米)，则自旋极化电流可以切换铁磁层的磁化方向。另外，为了使自旋转移能够切换铁磁层的磁化方向，铁磁层应当充分薄，例如，对于Co优选小于大约5纳米。
自旋转移现象可在CPP配置中用作下述的替代或与下述一起使用：使用外部切换场来分别切换传统自旋阀10或传统自旋隧道结10’的自由层18或18’的磁化方向。当传统磁性元件10/10’尺寸较小，在几百纳米的范围内的时候，自旋转移现象控制其它机制并变成可观察的。因此，自旋转移对于具有较小磁性元件10/10’的较高密度磁性存储器来讲是适用的。
例如，描述了使用自旋转移来切换在传统自旋阀10中的传统自由层18的磁化。假设传统自由层18的磁化开始反平行于传统被钉扎层14的磁化。当从传统自由层8驱动电流到传统被钉扎层14时，传导电子从传统被钉扎层14移动到传统自由层18。从传统被钉扎层14移动的多数电子的自旋极化在与传统被钉扎层14的磁化相同的方向上。这些电子与位于传统自由层18和传统间隔层16之间的界面附近的传统自由层18的磁矩相互作用。因此，至少一部分电子自旋角动量被转移到传统自由层18。假如转移了充足的角动量，则传统自由层18的磁化可以被切换到平行于传统被钉扎层14的磁化。
或者，假设最初自由层18的磁化平行于传统被钉扎层14的磁化。当电流从传统被钉扎层4驱动到传统自由层8时，传导电子以相反的方向移动。多数电子的自旋极化在传统自由层8和传统被钉扎层的磁化方向上。因此，这些多数电子被传统被钉扎层4传输。然而，少数电子从传统被钉扎层4反射。反射的少数电子与传统自由层8的磁矩相互作用，转移了至少一部分它们的自旋角动量到传统自由层8。假如转移了充足的角动量，则自由层8的磁化可以被切换成与传统被钉扎层4的磁化反平行。
本发明提供一种用于提供磁性元件的方法和系统。一方面，磁性元件包括至少被钉扎层、自由层、和位于被钉扎层和自由层之间的电流约束层。被钉扎层是铁磁性的，并且具有第一磁化。电流约束层在绝缘基材中具有至少一个通道。通道是导电的并且延伸通过电流约束层。自由层是铁磁性的，并且具有第二磁化。配置被钉扎层、自由层、以及电流约束层使自由层的磁化在使用自旋转移的情况下能够切换。磁性元件还可以包括其它层，包括用于自旋阀、自旋隧道结、双自旋阀、双自旋隧道结、双自旋阀/隧道结构的层。
本发明将根据特定磁性存储器和具有某些组件的特定磁性元件进行描述。然而，本领域技术人员将很容易意识到，该方法和系统将有效用于具有不同和/或额外组件的其它磁性存储器元件和具有与本发明一致的不同和/或其它特征的其它磁性存储器。本发明还被描述在对自旋转移现象的目前理解的背景中。因此，本领域技术人员将很容易意识到，对该方法和系统的行为的理论解释是基于对自旋转移的这一目前理解。本领域技术人员也将很容易意识到，该方法和系统是描述在与基底有特定关系的结构的背景中。然而，本领域技术人员将很容易意识到，该方法和系统与其它结构一致。另外，该方法和系统是在某些层为合成的和/或简单的背景中描述的。然而，本领域技术人员将很容易意识到，这些层可具有其它结构。而且，某些组件被描述成是铁磁性的。然而，如在此所使用，术语铁磁性可以包括铁磁性或者类似结构。因此，如在此所使用，术语“铁磁性”包括，但不限于铁磁物质和铁磁氧材料。本发明也在某些结构的背景中描述的，例如自旋阀、双自选阀、自旋隧道结、双自旋隧道结。然而，本领域技术人员将很容易意识到，本发明不限于这样的结构，相反可以使用在与本发明一致的其它结构中。
为了更具体阐述根据本发明的方法和系统，现在参考图2，描述了根据本发明具有电流约束层的磁性元件100的一个实施例。磁性元件100是自旋阀。因此磁性元件100包括铁磁性被钉扎层110和铁磁性自由层130。虽然描述成简单层，但是被钉扎层110和自由层130可以是合成的。被钉扎层110通常使用AFM层(未示出)钉扎，但可以以其它方式钉扎。磁性元件100也包括位于被钉扎层110和自由层130之间的电流约束层120。电流约束层120在绝缘基材122中包括纳米导电通道124。导电通道124完全延伸通过绝缘基材的厚度。绝缘基材优选包括例如SiC和SiO的绝缘材料。导电通道124优选包括例如Cu、CuAu和Au的材料。还是在优选实施例中，导电通道124具有大约1到3纳米的直径。
另外，磁性元件100优选配置用来允许在被钉扎层110和自由层130之间自旋转移从而对自由层130进行写入(改变磁化方向)。因此，磁性元件100的尺寸小，在几百纳米的范围内。在优选实施例中，磁性元件100的尺寸小于200纳米并且优选大约100纳米。磁性元件100优选具有垂直于图2纸面的平面的大约50纳米的深度。深度优选比磁性元件100的宽度(w)更小，以便于磁性元件100具有形状各向异性，确保自由层130具有优选方向。另外，自由层130的厚度较小，足以使自旋转移强得足以旋转自由层磁化以与被钉扎层110磁化对准(alignment)或不对准。在优选实施例中，自由层130具有小于5纳米的厚度。
因为使用了电流约束层120，所以电流在通道124的区域中具有较高的密度。通过通道124的局部高电流密度允许自旋转移更容易在通道124的区域中发生。自旋转移可以在通道124区域中成核(nucleate)自由层140中的磁畴。这些畴的磁化被自旋转移对准并且因此具有所期望的对准。自由层130的全部磁化因此可以通过自由层130中畴壁的传播而被切换到所期望的方向。
因为使用了电流约束层120，所以给定大小的自由层130可以用自旋转移更容易地被切换。因此，对于给定大小的磁性元件100可以使用更小的电流。或者，具有较大横向尺寸的磁性元件100可以与具有较小横向尺寸但没有电流约束层的磁性元件以同样的写入电流被使用。因此，图案化使用了磁性元件100的小自旋转移单元的制造困难就减小了并且也提高了产量。
图3描述了根据本发明具有电流约束层的磁性元件100’的第二实施例。磁性元件100’具有与图2中描述的磁性元件100类似的组件。因此，这些元件被类似地标记。磁性元件100’因此包括了铁磁性被钉扎层110’、铁磁性自由层130’、和在绝缘基材122’中具有导电通道124’的电流约束层120’。虽然作为简单层描述，但是被钉扎层110’和自由层130’可以是合成的。另外，被钉扎层110’优选使用AFM层(未示出)钉扎。电流约束层120’也包括导电层126和128。导电层126和128优选非常薄，厚度在5到10埃之间。导电层126和128是非磁性的，例如Cu，AuCu，或Au。导电层126和128分别位于铁磁性层120’与绝缘基材122’之间以及铁磁性层130’与绝缘基材122’之间。
磁性元件100’与磁性元件100基本上以相同的方式工作。因为使用了电流约束层120’，所以电流在通道124’的区域中具有较高的密度。由于电子通过电流约束层120’而引起的自旋转移可以在通道124’的区域中成核自由层140’中的磁畴。这些畴的磁化被自旋转移对准并且因此具有所期望的对准。自由层130’的全部磁化因此可以通过畴壁传播过自由层130’而被切换到所期望的方向。因为电流约束层120’允许给定大小的自由层130’更容易地使用自旋转移而切换，所以对于给定大小的磁性元件100’可以使用较低电流。或者，有较大横向尺寸的磁性元件100’可以与具有较小横向尺寸但没有电流约束层的磁性元件以同样的写入电流被使用。因此，图案化使用了磁性元件100’的小自旋转移单元的制造困难减小了并且可提高产量。
另外，导电层126和128进一步改善了磁性元件100’的性能。导电层126和128阻止铁磁层120’和130’直接与绝缘基材122’接触。结果，磁层110’和120’的所期望磁特性没有被接触绝缘基材122’中的例如氧化物的材料而改变。因此，磁性元件100’不仅可在高密度存储器中使用，而且还不会遭受到由于铁磁性层110’和130’与非磁基材122’之间的接触而引起的性能退化。
因此，磁性元件100和100’允许有改善的性能和较高密度的存储器。磁性元件100和/或100’也能被合并入其它磁性元件。图4-7B描述了合并了磁性元件100和/或100’的磁性元件。因此，图4-7B中描述的元件具有CCL120和120’的一些优点。然而，磁性元件100和/或100’也可以被合并入其它磁性元件(未示出)。
图4描述了根据本发明具有电流约束层的磁性元件250的一个实施例，其结合使用了共用自由层270的自旋阀254和自旋隧道结252。因此磁性元件250包括种子层256、AFM层258、被钉扎层260、绝缘阻挡层268(可以用导电间隔层代替)、自由层270、CCL272、另一被钉扎层274、AFM层276和覆层(capping layer)278。种子层206优选包括例如Ta/NiFeCr或TaN/NiFeCr的材料。AFM层258和274优选PtMn。被钉扎层260优选是合成的。因此，被钉扎层260优选包括被非磁(优选Ru)层264分开的两个铁磁(优选Co或CoFe)层262和266。阻挡层268充分薄以使电荷载流子在自由层270和被钉扎层274之间可隧穿。因此，自旋隧道结252包括AFM层258、被钉扎层260、阻挡层268和自由层270。自旋阀254包括自由层270、CCL272、被钉扎层274、和AFM层276。CCL272至少包括在绝缘基材(未明确示出)中的导电通道(未明确示出)。另外，CCL272也优选包括在铁磁性层270和274与绝缘基材之间的导电层。因此，CCL272可类似于图2和3中分别描述的CCL120或者CCL120’。磁性元件250也被配置成使用自旋转移进行写入。因此，至少自旋阀252和磁性元件250的尺寸类似于上述磁性元件100和100’。
参考图4，因为磁性元件250使用了CCL272，所以自旋转移可以成核自由层270中的磁畴。给定大小的自由层270可以更容易地使用自旋转移进行切换。因此，对于给定大小的磁性元件250可以使用较低电流。或者，具有较大横向大小的磁性元件250可以结合相同写入电流而使用。因此，图案化使用了磁性元件250的小自旋转移单元的制造困难减小了并且可提高产量。另外，假如CCL272包括导电层以阻止铁磁性层270和274直接与CCL272的绝缘基材接触，则铁磁层270和274的所期望磁特性没有被与绝缘基材中的材料接触而改变。而且，因为磁性元件250包括自旋隧道结252，所以磁性元件250的电阻较大。特别地，自旋隧道结252的电阻支配了读取信号。因此，来自磁性元件的读取信号可以更大。因此，可以改进磁性元件250的性能和/或密度，同时防止由于铁磁层270和274与CCL272的非磁基材之间的接触所引起的性能退化。
图5A描述了根据本发明具有电流约束层的磁性元件300的另一实施例，其结合使用自旋阀304与自旋隧道结302。自旋阀304分别类似于图2和3中描述的自旋阀100或100’。因此磁性元件300包括种子层306、AFM层308、被钉扎层310、绝缘阻挡层318(可以用导电间隔层代替)、自由层320、分隔层322、第二自由层324、CCL326、另一被钉扎层328、AFM层336和覆层338。种子层306优选包括例如Ta/NiFeCr或TaN/NiFeCr的材料。AFM层308和336优选PtMn。被钉扎层310和328优选是合成的。因此，被钉扎层310优选包括被非磁(优选Ru)层314分开的两个铁磁(优选Co或CoFe)层312和316。同样，被钉扎层338优选包括被非磁(优选Ru)层332分开的两个铁磁(优选Co或CoFe)层330和334。阻挡层318充分薄以使电荷载流子在自由层320和被钉扎层310之间可隧穿。因此，自旋隧道结302包括AFM层308、被钉扎层310、阻挡层318和自由层320。自旋阀304包括自由层324、CCL326、被钉扎层328、AFM层336。CCL326至少包括在绝缘基材(未明确示出)中的导电通道(未明确示出)。另外，CCL326也优选包括在铁磁性层330和324与绝缘基材之间的导电层。因此CCL326可类似于图2和3中分别描述的CCL120或者CCL120’。磁性元件300也被配置成使用自旋转移进行写入。因此，至少自旋阀302和磁性元件300的尺寸类似于上述磁性元件100和100’。
参考图5A，分隔层322是优选包括Cu，CuPt，CuPtMn或Cu/Pt/Cu(或Cu/PtMn/Cu)夹层(sandwiches)的导电非磁层。在夹层中插入的Pt或PtMn厚度约为它们的自旋扩散长度。分隔层322的厚度充分小，以确保自由层320和自由层324是静磁耦合。另外，优选配置分隔层322以便于自由层320和324的磁化是反铁磁对准并且静磁耦合。
自旋阀304的自由层324可以使用自旋转移进行写入。由于自由层320和324是静磁耦合的，因此使用自旋转移写入自旋阀304导致自旋隧道结302的自由层320的磁化具有特定方向。因此，自由层324中磁化的任何变化都反映在自由层320的磁化中。另外，自旋隧道结302比自旋阀304有显著更大的电阻。自旋隧道结302的电阻支配了读取信号。因此，使用磁性元件300的自旋隧道结302可以获得大的信号。
因为磁性元件300使用了CCL326，所以自旋转移可以成核自由层324中的磁畴。使用自旋转移可以更容易地切换给定大小的自由层324。因此，对于给定大小的磁性元件300可以使用更低的电流，或者具有更大横向尺寸的磁性元件300可以结合相同写入电流而使用。因此，图案化使用了磁性元件300的小自旋转移单元的制造困难减小了并且可提高产量。另外，假如CCL324包括导电层以阻止铁磁层330和324直接与CCL324的绝缘基材接触，则铁磁层330和324的所期望磁特性没有被与绝缘基材中的材料接触而改变。而且，因为磁性元件300包括自旋隧道结302，而该自旋隧道结302具有与自由层324静磁耦合的自由层320，所以来自磁性元件300的读取信号可以更大。因此，可以改进磁性元件300的性能和/或密度，同时防止由于铁磁层324和330与CCL326的非磁基材之间的接触所引起的性能退化。
图5B描述了根据本发明具有电流约束层的磁性元件300’的另一实施例，其结合使用自旋阀304’与自旋隧道结302’。磁性元件300’具有与图6A中描述的磁性元件300类似的组件。因此，这些元件被类似地标记。例如，磁性元件300’包括自旋隧道结302’和自旋阀304’。另外，自由层324’是合成的。因此自由层324’包括被非磁(优选Ru)层323分开的铁磁性层321和325，以便于铁磁层321和325的磁化是反铁磁对准。磁性元件300’也配置成使用自旋转移写入。因此，至少自旋阀302’磁性元件300’的尺寸类似于上述的磁性元件100和100’。
磁性元件300’与磁性元件300有相同的优点。另外，由于自由层324’是合成的，所以自旋阀304’和自旋隧道结302’都贡献于读取信号。层325和自由层326’对准在相同的方向。因此，由于层325和层330’的对准以及自由层320和层316’的对准所引起的电阻改变是同向的(虽然数量上不同)。换句话说，当自旋隧道结302’处于低电阻态时，自旋阀304’也将处于低电阻态。当自旋隧道结302’处于高电阻态时，自旋阀304’也将处于高电阻态。因此，磁性元件300’也可以具有改进的信号。
图6A描述了根据本发明具有电流约束层的磁性元件350的一个实施例，其结合使用自旋阀352与自旋隧道结354并且用反向T形状成形。自旋阀354类似于分别在图2和3中描述的自旋阀100或100’。因此，磁性元件350包括种子层356、AFM层358、被钉扎层360、绝缘阻挡层368(可以用导电间隔层代替)、自由层370、分隔层372、第二自由层374、CCL376、另一被钉扎层378、AFM层386和覆层388。种子层356优选包括例如Ta/NiFeCr或TaN/NiFeCr的材料。AFM层358和386优选PtMn。被钉扎层360和378优选是合成的。因此，被钉扎层360优选包括被非磁(优选Ru)层364分开的两个铁磁(优选Co或CoFe)层362和366。同样，被钉扎层378优选包括被非磁(优选Ru)层382分开的两个铁磁(优选Co或CoFe)层380和384。阻挡层368充分薄以使电荷载流子在自由层370和被钉扎层360之间可隧穿。因此，自旋隧道结352包括AFM层358、被钉扎层360、阻挡层368和自由层370。自旋阀354包括自由层374、CCL376、被钉扎层378、AFM层386。CCL376至少包括在绝缘基材(未明确示出)中的导电通道(未明确示出)。另外，CCL376也优选包括在铁磁性层380和374与绝缘基材之间的导电层。因此CCL376可类似于图2和3中分别描述的CCL120或者CCL120’。磁性元件350也被配置成使用自旋转移进行写入。因此，至少自旋阀352和磁性元件350的尺寸类似于上述磁性元件100和100’。
参考图6A，分隔层352是优选包括Cu，CuPt，CuPtMn或Cu/Pt/Cu(或Cu/PtMn/Cu)夹层的导电非磁层。在夹层中插入的Pt或PtMn厚度约为它们的自旋扩散长度。分隔层352具有的厚度足以确保自由层370和自由层374是静磁耦合。另外，优选配置分隔层372以便于自由层370和374的磁化是反铁磁对准并且静磁耦合。
自旋阀354的自由层374可以使用自旋转移进行写入。由于自由层370和374是静磁耦合，所以使用自旋转移写入自旋阀304导致自旋隧道结352的自由层370具有特定方向。因此，自由层374中磁化的任何变化都反映在自由层370的磁化中。另外，自旋隧道结352比自旋阀354有显著更大的电阻。自旋隧道结352的电阻支配了读取信号。因此，使用磁性元件的自旋隧道结352可以获得大的信号。
因为磁性元件350使用了CCL356，所以磁性元件350与磁性元件300共有许多相同的优点。由于CCL356，因此自旋转移可以成核自由层374中的磁畴，并且对于给定大小的磁性元件350可以使用更低的切换电流。或者，具有CCL的较大磁性元件350可以与没有CCL的较小磁性元件以相同的写入电流被使用。因此，图案化使用了磁性元件350的小自旋转移单元的制造困难减小并且可提高产量。另外，因为磁性元件350包括自旋隧道结352，而该自旋隧道结352具有与自由层374静磁耦合的自由层370，所以来自磁性元件350的读取信号可以更大。而且，磁性元件250如此成形而使得自旋阀354的宽度小于自旋隧道结354的宽度。由于自旋阀354(尤其是自由层374)的宽度较小，所以通过自由层374的电流密度比在自旋隧道结352中的电流密度更大。因此，在自旋阀354中可以获得自旋转移所需要的电流密度，同时在阻挡层中具有减小的电流密度，因此，减少了破坏阻挡层368的可能性。为了实现这一点，磁性元件350具有反向T形状，以使得自旋阀354的宽度小于自旋隧道结352的宽度。然而在另一实施例中，磁性元件可以有不同的形状。
图6B描述了根据本发明具有电流约束层的磁性元件350’的一实施例，其结合使用双自旋阀与自旋隧道结并且被成形。磁性元件350’具有与磁性元件350相同的许多组件。因此，磁性元件350’包括自旋隧道结352’。然而，磁性元件350’也包括双自旋阀354’。双自旋阀354’包括AFM层392、另一被钉扎层394、优选CCL的非磁间隔层396、分隔层372’、第二自由层374’、CCL376’、被钉扎层378’和AFM层386’。另外，磁性元件350’被成形。在优选实施例中，层396是CCL以便自由层374’的磁化可以如上所述更容易地被切换。磁性元件350’也被配置成使用自旋转移进行写入。因此，至少自旋阀352’磁性元件350’的尺寸与上述的磁性元件100和100’类似。
磁性元件350’与磁性元件350共有许多优点。另外，因为磁性元件350’包括双自旋阀354’，所以可以使用更低的写入电流。因为使用了双自旋阀354’，所以用于向自由层374’写入的自旋转移现象使用了来自铁磁层380’和被钉扎层394的电子。对任一种电流方向，分别从一个被钉扎层380’或394传输的多数电子和从另一个被钉扎层394或380’反射的少数电子在自由层374’上施加了自旋转移转矩。因此，可使用较低的电流来写入到自由层374’。因此，除了从磁性元件350获得的优点，对于磁性元件350’也可以减小写入电流。
图7描述了根据本发明具有电流约束层的磁性元件400的一个实施例，其结合使用双自旋阀404与结402，而结402可以是双自旋阀或双自旋隧道结。在优选实施例中，结402是双自旋隧道结。因此，磁性元件400包括在基底406上的种子层408、AFM层410、被钉扎层412、非磁间隔层420、自由层422、第二非磁间隔层424、第二被钉扎层426、AFM层428、另一被钉扎层430、优选CCL432的非磁间隔层、自由层434、优选CCL436的另一非磁间隔层、另一被钉扎层438、AFM层440和覆层442。注意，被钉扎层412，426，430和438中的一个或多个可以是合成的。例如，被钉扎层412优选包括被优选是Ru的非磁间隔层416所分开的铁磁层414和418。类似地，自由层422和434中的一个或多个可以是合成的。优选材料如上所述。例如，AFM层410，428和440优选PtMn。而且在优选实施例中，结402和双自旋阀404共享AFM层428。AFM层428和其它层424，426，430，432的厚度使得结402的自由层422与双自旋阀404的自由层434静磁耦合。然而，在替代实施例中，可以包括分隔层(未示出)以便结402和双自旋阀404具有不同的AFM层。磁性元件400也被配置成使用自旋转移进行写入。因此，至少自旋阀402和磁性元件400的尺寸与上述的磁性元件100和100’是类似的。
非磁间隔层432和436优选CCL。在优选实施例中，结402的非磁间隔层420和424是阻挡层。在这样的实施例中，结402是双自旋隧道结。在替代实施例中，非磁间隔层420和424是导电的且结402是双自旋阀。在这样的情况下，非磁间隔层420和424优选CCLs。
由于磁性元件400对于层432和436中的一个或多个使用了CCLs，所以自旋转移可以在自由层434中成核磁畴。给定大小的自由层434使用自旋转移可以更容易地切换。因此，对于给定大小的磁性元件400可以使用较低电流，或者具有较大横向尺寸的磁性元件400可以结合相同写入电流而使用。另外，如果CCLs432和436包括导电层来阻止相邻的铁磁层430，434，438直接与CCL324的绝缘基材接触，则铁磁层430，434和438的所期望磁特性并没有被与绝缘基材中的材料接触而改变。
因为磁性元件400’包括双自旋阀404，所以可以使用更低的写入电流。由于使用了双自旋阀404，因此用于向自由层434写入的自旋转移现象使用了来自被钉扎层430和432的电子，如图6B中描述的磁性元件350’。由于自由层422静磁耦合到自由层434，因此结402反映写入到双自旋阀404的磁化，即使结402没有使用自旋转移被直接写入。例如，假如结402是自旋隧道结，则用于向双自旋阀404进行写入的电流密度可能不向结402进行写入。然而，因为静磁耦合，所以自由层422的磁化方向反映了自由层434的磁化方向。而且，假如结402是双自旋隧道结，则来自磁性元件400的读取信号可更大。因此，可以改进磁性元件400的性能和/或密度。因此，使用用了CCL层的磁性元件100，100’，250，300，300’，350，350’和400，可以改进性能并且获得更高密度存储器。而且，图案化使用了磁性元件100，100’，250，300，300’，350，350’和400的小自旋转移单元的制造困难减小并且可提高产量。
图8是一个高级流程图，描述了根据本发明用于提供具有CCL的磁性元件的方法500的一个实施例。方法500是结合磁性元件100’进行描述的。然而，本领域技术人员将很容易意识到，方法500可以用于制造上述其它实施例的一些部分。
通过步骤502提供被钉扎层110’。在优选实施例中，在AFM层上提供被钉扎层110’。通过步骤504提供在绝缘基材122’内具有导电通道124’的CCL层。在一个实施例中，步骤504包括提供导电层，例如导电层126和128。在这样的实施例中，在步骤504中提供层126以便绝缘基材122’不与被钉扎层110’接触。在一个实施例中，可使用干自组装(dry self-assembly)方法，该干自组装方法使用了例如离子束轰击、团簇沉积(cluster deposition)或者热沉积的技术，来在步骤504提供绝缘基材122’中的导电通道124’。通过步骤506提供自由层130’，使CCL120’位于自由层130’和被钉扎层110’之间。另外，在步骤506和508中提供自由层130’和CCL120’，使得自由层130’不直接与绝缘基材122’接触。然后通过步骤508可以提供器件中的任何其余层。例如，在步骤508中可以提供双自旋阀的覆层和/或其它层。然后通过步骤510可以定义和/或成形磁性元件100’。例如，假如方法500用于提供磁性元件350，则成形磁性元件使得自旋隧道结352比自旋阀354更宽。因此，使用方法500，可以提供包括一个或多个CCLs的磁性元件并且获得上述的优点。
图9A是一个高级流程图，描述了用于提供例如CCL120或120’的CCL的方法520的一个实施例。方法520因此可用于执行方法500的步骤504。为清楚起见，在CCL120’的情况下描述了方法520。然而，也可以使用方法520形成其它的CCL。然而，对于CCL120’，步骤522和528可以省略。
参考图9A，通过步骤522提供导电层。通过步骤524，优选通过溅射法在导电层126上提供绝缘层。绝缘层可以是Al2O3，Hf2O3，CoFeOx，或者CoFeBOx。通过先沉积薄金属层，例如Al，Hf，CoFe，CoFeB，接着自然或者等离子氧化该薄金属层，可以形成绝缘层。在步骤524提供的绝缘层在其中包括针孔。针孔的大小和密度可以通过控制在步骤524中使用的沉积条件和所提供的绝缘层的厚度进行控制。可选地，通过步骤526，可以将步骤522和524重复所期望的次数。每一次重复步骤522加入导电层，下面的绝缘层中的针孔就至少部分被填充。通过重复步骤522和524，建立了导电通道(针孔中的导体)和绝缘基材。通过步骤528提供了最终的导电层，其优选填充剩余针孔并且提供了层128。通过步骤530退火磁性元件，以稳定在绝缘基材中形成的导电通道。因此，可以提供CCL120’并且获得上述的优点。
图9B是一个高级流程图，其描述了提供例如CCL120或120’的CCL的方法540的第二实施例。方法540因此可用于执行方法500的步骤504。为清楚起见，在CCL120的情况下描述了方法540。然而，也可以使用方法540形成其它CCL。通过步骤542，用于导电通道124的导电材料与用于形成绝缘基材122的绝缘材料是共同沉积(例如，共同溅射)的。例如，诸如Cu，CuAu或Au的材料与诸如SiC和SiO的材料可共同沉积(例如，共同溅射)的。这些导电材料与这样的绝缘材料在平衡态不是可混和的。可以通过调整导电和绝缘材料的沉积率来控制导电通道124的密度和尺寸。CCL可选地通过步骤544被退火。退火可以进一步偏析SiC(或者硅氧化物)和Cu(或者CuAu，Au)相并且稳定绝缘基材122中的导电通道124。
图10是一个流程图，描述了根据本发明用于提供具有电流约束层的磁性元件的方法600的一个实施例。在磁性元件350’的情况下描述了方法600。然而，也可以将方法600使用于其它磁性元件。
通过步骤602提供磁性元件中的下面的层。例如，在步骤602中提供了自旋隧道结352’的层、分隔层372’、AFM层394。通过步骤604提供了被钉扎层394。通过步骤606提供了CCL396。步骤606中可以使用方法520，540或者干自组装。通过步骤608提供了自由层374。通过步骤610提供了另一CCL376’。步骤610中可以使用方法520，540或者干自组装。通过步骤612提供了另一被钉扎层378’。在优选实施例中，步骤612形成了合成的被钉扎层378’。通过步骤614提供了器件的其余层。例如，步骤614中可提供AFM层386’和覆层388’。通过步骤616，可以限定和可选地成形磁性元件使得双自旋阀在宽度上小于自旋隧道结352’。因此，可以形成磁性元件。
本发明公开了一种用于提供使用了至少一个CCL的磁性元件的方法和系统。虽然本发明是根据示出的实施例描述的，但是本领域技术人员将很容易意识到，实施例可以变化并且那些变化在本发明的精神和范围之内。因此，本领域技术人员可以做许多变化，而不偏离随附权利要求的精神和范围。

Claims (10)

1.一种磁性元件，包括：
被钉扎层，该被钉扎层是铁磁性的并且具有第一磁化；
电流约束层，具有在绝缘基材中的至少一个通道，该至少一个通道为导电性的并且延伸通过电流约束层；以及
自由层，该自由层是铁磁性的并且具有第二磁化，该电流约束层位于被钉扎层和自由层之间；
其中被钉扎层、自由层和电流约束层被配置成允许自由层的第二磁化使用自旋转移进行切换。
2.如权利要求1的磁性元件，其中该磁性元件进一步包括：
第二被钉扎层，其是铁磁性的并且具有第三磁化；
位于自由层和第二被钉扎层之间的非磁间隔层，该非磁间隔层能够包括第二电流约束层、绝缘的并且具有允许电流载流子在自由层和第二被钉扎层之间隧穿的厚度的阻挡层、或者导电层。
3.如权利要求1的磁性元件，其中自由层是合成的自由层，包括被非磁层分开的第一铁磁层和第二铁磁层。
4.如权利要求1的磁性元件，其中电流约束层进一步包括：
配置在自由层和电流约束层之间的第一导电层；和/或配置在被钉扎层和电流约束层之间的第二导电层。
5.一种磁性元件，包括：
第一被钉扎层，该第一被钉扎层是铁磁性的并且具有第一磁化；
电流约束层，具有在绝缘基材中的至少一个通道，该至少一个通道为导电性的并且延伸通过电流约束层；以及
第一自由层，该第一自由层是铁磁性的并且具有第二磁化，该电流约束层位于第一被钉扎层和第一自由层之间；以及
第二自由层；
第二被钉扎层；以及
位于第二自由层和第二被钉扎层之间的非磁层，第二自由层和第一自由层静磁耦合；非磁层是具有允许电流载流子在第二自由层和第二被钉扎层之间隧穿的厚度的绝缘阻挡层、导电层或者电流约束层；
其中第一被钉扎层、第一自由层和电流约束层被配置成允许第一自由层的第二磁化使用自旋转移进行切换。
6.如权利要求5的磁性元件，进一步包括：
在第一自由层和第二自由层之间的分隔层，该分隔层确保第一自由层和第二自由层静磁耦合。
7.如权利要求5的磁性元件，其具有第三被钉扎层和位于第三被钉扎层与第二自由层之间的第二非磁层，该第三被钉扎层是铁磁性的；
第二非磁层是具有允许电流载流子在第二自由层和第三被钉扎层之间隧穿的厚度的第一绝缘阻挡层、第一导电层或者第一电流约束层。
8.如权利要求7的磁性元件，进一步包括：
第四被钉扎层；以及
第三非磁间隔层，该第三非磁间隔层位于第一自由层和第四被钉扎层之间，第二自由层和第一自由层分隔开以使第一自由层和第二自由层反铁磁耦合，第三非磁层是具有允许电流载流子在第一自由层和第四被钉扎层之间隧穿的厚度的第二绝缘阻挡层、第二导电层或者第二电流约束层。
9.如权利要求5的磁性元件，其中该磁性元件被成形使得第一自由层具有第一宽度，第二自由层具有第二宽度，该第二宽度大于该第一宽度。
10.一种提供磁性元件的方法，包括以下步骤：
提供被钉扎层，该被钉扎层是铁磁性的并且具有第一磁化；
提供电流约束层，其具有在绝缘基材中的至少一个通道，该至少一个通道为导电性的并且延伸通过电流约束层；以及
提供自由层，该自由层是铁磁性的并且具有第二磁化，电流约束层位于被钉扎层和自由层之间；
其中被钉扎层、自由层和电流约束层被配置成允许自由层的第二磁化使用自旋转移进行切换。
CNA2004800343237A 2003-09-19 2004-09-17 用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件 Pending CN1883007A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/665,945 2003-09-19
US10/665,945 US7161829B2 (en) 2003-09-19 2003-09-19 Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements

Publications (1)

Publication Number Publication Date
CN1883007A true CN1883007A (zh) 2006-12-20

Family

ID=34312981

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800343237A Pending CN1883007A (zh) 2003-09-19 2004-09-17 用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件

Country Status (4)

Country Link
US (1) US7161829B2 (zh)
KR (1) KR100827497B1 (zh)
CN (1) CN1883007A (zh)
WO (1) WO2005029497A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171766A (zh) * 2008-09-30 2011-08-31 美光科技公司 包含压电应力材料的自旋力矩转移磁性随机存取存储器单元结构
CN102377388A (zh) * 2010-08-13 2012-03-14 三星电子株式会社 振荡器及其操作方法
CN102468425A (zh) * 2010-11-08 2012-05-23 三星电子株式会社 磁存储器件
CN103119653A (zh) * 2010-09-17 2013-05-22 美光科技公司 自旋扭矩转移存储器单元结构及方法
CN103650053A (zh) * 2011-06-24 2014-03-19 美光科技公司 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构
CN107735874A (zh) * 2015-03-18 2018-02-23 汉阳大学校产学协力团 存储器件
CN110190182A (zh) * 2019-05-28 2019-08-30 衢州学院 一种超薄自旋阀器件的设计方法
CN111146333A (zh) * 2018-11-02 2020-05-12 三星电子株式会社 磁隧道结器件、磁阻存储器件及存储单元
WO2022155828A1 (zh) * 2021-01-21 2022-07-28 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7672086B1 (en) * 2004-04-28 2010-03-02 Western Digital (Fremont), Llc Method and system for providing a magnetic element having a current confined layer
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
KR101464691B1 (ko) * 2008-02-15 2014-11-21 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
KR101435590B1 (ko) * 2008-08-18 2014-08-29 삼성전자주식회사 자기 기억 소자 및 그 형성방법
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
KR101676808B1 (ko) 2010-08-25 2016-11-17 삼성전자 주식회사 발진기 및 그 동작방법
KR101701979B1 (ko) 2010-09-02 2017-02-03 삼성전자 주식회사 발진기 및 그 동작방법
KR101740485B1 (ko) 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
KR101777264B1 (ko) 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
KR101356769B1 (ko) * 2012-05-24 2014-01-28 한국과학기술연구원 스핀전달토크를 이용한 발진소자
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US20170200767A1 (en) * 2014-09-11 2017-07-13 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
WO2016148392A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9490422B1 (en) 2015-07-30 2016-11-08 International Business Machines Corporation Current constriction for spin torque MRAM
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560077B2 (en) * 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6738237B2 (en) * 2001-01-04 2004-05-18 Hitachi Global Storage Technologies Netherlands B.V. AP-pinned spin valve design using very thin Pt-Mn AFM layer
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6741496B2 (en) * 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7538987B2 (en) * 2003-07-03 2009-05-26 University Of Alabama CPP spin-valve element

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552858B2 (en) 2008-09-30 2017-01-24 Micron Technology. Inc. STT-MRAM cell structure incorporating piezoelectric stress material
CN102171766A (zh) * 2008-09-30 2011-08-31 美光科技公司 包含压电应力材料的自旋力矩转移磁性随机存取存储器单元结构
CN102171766B (zh) * 2008-09-30 2014-08-20 美光科技公司 包含压电应力材料的自旋力矩转移磁性随机存取存储器单元结构
US9218863B2 (en) 2008-09-30 2015-12-22 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
CN102377388A (zh) * 2010-08-13 2012-03-14 三星电子株式会社 振荡器及其操作方法
CN102377388B (zh) * 2010-08-13 2015-11-18 三星电子株式会社 振荡器及其操作方法
CN103119653A (zh) * 2010-09-17 2013-05-22 美光科技公司 自旋扭矩转移存储器单元结构及方法
CN103119653B (zh) * 2010-09-17 2016-02-24 美光科技公司 自旋扭矩转移存储器单元结构及方法
CN102468425A (zh) * 2010-11-08 2012-05-23 三星电子株式会社 磁存储器件
CN102468425B (zh) * 2010-11-08 2015-08-05 三星电子株式会社 磁存储器件
CN103650053A (zh) * 2011-06-24 2014-03-19 美光科技公司 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构
CN103650053B (zh) * 2011-06-24 2016-11-09 美光科技公司 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构
CN107735874A (zh) * 2015-03-18 2018-02-23 汉阳大学校产学协力团 存储器件
CN107735874B (zh) * 2015-03-18 2021-01-12 汉阳大学校产学协力团 存储器件
CN111146333A (zh) * 2018-11-02 2020-05-12 三星电子株式会社 磁隧道结器件、磁阻存储器件及存储单元
CN111146333B (zh) * 2018-11-02 2023-09-26 三星电子株式会社 磁隧道结器件、磁阻存储器件及存储单元
CN110190182A (zh) * 2019-05-28 2019-08-30 衢州学院 一种超薄自旋阀器件的设计方法
CN110190182B (zh) * 2019-05-28 2023-07-25 衢州学院 一种超薄自旋阀器件的设计方法
WO2022155828A1 (zh) * 2021-01-21 2022-07-28 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Also Published As

Publication number Publication date
US20050063222A1 (en) 2005-03-24
WO2005029497A2 (en) 2005-03-31
KR20060069879A (ko) 2006-06-22
WO2005029497A3 (en) 2005-10-06
KR100827497B1 (ko) 2008-05-06
US7161829B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
CN1883007A (zh) 用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
KR100824101B1 (ko) 자기 엘리먼트 및 자기 엘리먼트의 제공 방법
US8796796B2 (en) Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
KR100713270B1 (ko) 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재
JP5281283B2 (ja) 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
US8546896B2 (en) Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
US20050237787A1 (en) Spin transfer magnetic elements with spin depolarization layers
CN102804279B (zh) 用于提供反向双磁隧道结元件的方法和系统
KR101062160B1 (ko) 복합 자기 프리층을 갖는 자기전자 정보 디바이스
CN100350495C (zh) 具有软基准层的磁阻器件
CN1427416A (zh) 具有软基准层的磁存储器件
JP2006501650A (ja) スピントランスファを利用する熱安定性磁性素子およびその磁性素子を用いるｍｒａｍデバイス
US7626857B2 (en) Current induced magnetoresistance device
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN101133476A (zh) 具有用于自旋转移翻转的高自旋极化层的mtj元件以及使用该磁性元件的自旋电子器件
WO2006055062A1 (en) Spin-current switchable magnetic memory element and method of fabricating the memory element
CN1934652A (zh) 用于提供利用自旋转移的磁性元件的热辅助切换的方法和系统
TW200820253A (en) Magnetic tunnel junction devices and magnetic random access memory
CN115942755A (zh) 基于全二维材料的室温全电控磁存储单元及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication