CN1878153B - 用于通讯接收器的反馈均衡器 - Google Patents
用于通讯接收器的反馈均衡器 Download PDFInfo
- Publication number
- CN1878153B CN1878153B CN2006100085912A CN200610008591A CN1878153B CN 1878153 B CN1878153 B CN 1878153B CN 2006100085912 A CN2006100085912 A CN 2006100085912A CN 200610008591 A CN200610008591 A CN 200610008591A CN 1878153 B CN1878153 B CN 1878153B
- Authority
- CN
- China
- Prior art keywords
- output signal
- feedback equalizer
- signal
- clock
- play amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
- H04L2025/03363—Multilevel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
本发明是揭露一种反馈均衡器,用以将多阶调制接收器的关键路径时间最小化。其中,利用反馈均衡器的多个加总元件的平行操作,可减短关键路径。此外,预先计算反馈均衡器的参数,亦可减短关键路径。再者,使用适应性引擎以并行计算或预先计算反馈均衡参数,亦可减短关键路径。
Description
技术领域
本发明是有关于一种通讯系统,特别是有关于一种通讯系统的反馈均衡器。
背景技术
现有技术中,反馈均衡器已应用在通讯系统中,以补偿信道消散(channeldispersion)。请参阅图1,其为已知的通讯系统的方块图。图中,通讯系统100是由传送器101、通道102及接收器103所组成。已知的接收器101包含编码器105、数字模拟转换器(DAC)106及低通滤波器(LPF)107。编码器105使用编码架构(encoding scheme)以处理待传送数据,并产生编码数据。数字模拟转换器(DAC)106将此编码数据转换成模拟电压波形,而低通滤波器107用以滤除高频噪声。已知的接收器103包含放大器(AMP)108、低通滤波器(LPF)109、模拟数字转换器(ADC)110、前馈均衡器(FFE)111、反馈均衡器(FBE)115、判定电路113、解码器114。放大器108用以补偿因信号于信道传送所造成的衰减,低通滤波器109用以滤除高频噪声,而模拟数字转换器110用以将模拟信号转换成数字取样信号。前馈均衡器111及反馈均衡器115用以补偿因信号于信道传送所造成的信号消散(dispersion)。判定电路113用以判定出最适当的编码传送数据。解码器114用以进行解码以回复原始传送数据。已知的接收器103还可包含控制振荡器117以及时序控制单元116。控制振荡器117(其实施例可为电压控制振荡器(VCO)或数值控制振荡器(NCO))用以产生时钟信号,此时钟信号与远程传送器的时钟信号同步。此本端时钟信号(local clock signal)提供予模拟数字转换器110,用以在模拟数字转换器110的输入端对模拟波形进行取样,并可提供予接收器的所有数字电路以进行同步。
图1所绘示应用在多阶调制系统的通讯系统架构。例如PAM-4(四阶脉冲振幅调制系统),PAM-4为一种多阶调制系统,用以将已编码传送数据202转换成四阶模拟波形201,如图2所绘示。对二元信号系统而言,例如不归零系统(non-return-to zero,NRZ),其不需要使用复杂精密的模拟数字转换器110及数字模拟转换器106来处理多阶信号,因此通讯系统100可以简化成如图3所绘示的通讯系统300。图中,线驱动器(line driver)304根据已编码传送信号是否为1或0,以产生高电压信号或低电压信号。在接收器303中,判定单元、时钟控制单元、控制振荡器(图1所示)被合并为时钟数据恢复器(Clock Data Recovery,CDR)309。时钟数据恢复器309用以重新产生远程传送器所使用的时钟以及复原远程传送器所传送的编码传送数据。
请参阅图4,其绘示已知的反馈均衡器400,在此,图中是绘示一三抽头反馈均衡器(3-tap feedback equalizer)。M阶量化器402为判定电路以判定最适当的电平。本端复原时钟信号用以对量化器的输出进行锁定及同步。量化器的输出信号Dn亦视为判定信号,并提供予反馈均衡器401,作为反馈均衡器401的输入。在反馈均衡器中,有两个数据正反锁存器(Data Flip Floplatch)405及406,其储存两个前判定信号Dn、Dn-1、Dn-2。三个判定信号(量化器402输出的现时判定信号Dn及前两个判定信号Dn-1、Dn-2)分别根据增益参数C1、C2及C3被刻度化(scaled),其结果于加总元件407进行加总以产生反馈均衡器的输出信号Yn。输入信号Xn于加总元件404减去反馈均衡器的输出信号Yn,藉此修改M阶量化器402的输入信号,并形成反馈回路。
然而,已知的反馈均衡器技术的问题在于关键路径。关键路径为电路中延迟时间最长的路径,其造成电路最快操作速度的瓶颈。例如,图4中,从量化器402输出信号Dn而来的现时判定信号必须根据增益参数C1进行被刻度化,并于加总元件407与两个前判定信号Dn-1、Dn-2进行加总,接着,于加总元件404与输入信号Xn进行相减动作,且上述的运算结果必须于下一个时钟周期的升缘(rising edge)前确定。例如,若图4所绘示的反馈均衡器的操作频率为1兆赫,则反馈均衡器的输出信号Yn亦须在一奈秒(1GHz的时钟周期)内确定完成。这种高速均衡电路的实现很难达成。
请参阅图5,其绘示一种已知的反馈均衡器的实施例,此反馈均衡器用于不归零(NRZ)系统接收器。不归零系统为二元信号传送系统(binarysignaling system),其使用两种振幅电平,例如+1及-1。二阶量化器502可用比对器508来实现,其将输入Xn-Yn与参考电平0进行比对。若输入大于参考电平0,则比对器输出+1,若输入小于参考电平0,则比对器输出-1。换句话说,若Xn大于Yn,则比对器输出+1,否则比对器输出-1。此比对器的输出是根据数据正反器509所使用的本端复原时钟信号进行同步,藉此,以产生现时判定信号Dn,其作为反馈均衡器501的输入信号。在此例中,关键路径问题与上述图4相同。因此,目前均衡器有待解决的是减轻关键路径所造成的问题。
有鉴于现有技术的各项问题,为了能够解决之,本发明人基于多年从事通讯系统及均衡器的研究开发与诸多实际经验,提出一种用于通讯接收器的反馈均衡器,以作为改善上述缺点的实现方式与依据。
发明内容
有鉴于此,本发明的目的就是在提供一种用于通讯接收器的反馈均衡器,用以减小接收器中的关键路径时间,以降低关键路径时间所造成的影响。
根据本发明的目的,提出一种反馈均衡器,其平行操作多个加总元件,以减短关键路径时间。
此外,本发明还提出一种反馈均衡器,其预先计算参数,以减短关键路径时间。
此外,本发明还提出一种反馈均衡器,其使用适应性引擎以并行计算或预先计算反馈均衡参数,以减短关键路径时间。
为了实现本发明的上述目的,提供了一种均衡方法,其包含下列步骤:利用判定装置来接收输入信号;依据该判定装置的参考值对该输入信号进行判定以输出判定输出信号;以及提供该判定输出信号予反馈均衡器以产生偏移量;提供该偏移量予该判定装置;以及根据该偏移量调整该判定装置的该参考值。
为了实现本发明的上述目的,还提供了一种用于调整反馈均衡器的调整方法,其包含下列步骤:依据判定控制信号来输出多个控制信号;依据该多个控制信号来适应性调整电容的跨电压;以及依据该电容的跨电压来获得该反馈均衡器的系数。
为了实现本发明的上述目的,还提供了一种用于反馈均衡器的系数的调整方法,其包含下列步骤:依据判定控制信号来输出多个控制信号;根据该些控制信号以调整计数器;以及根据该计数器的输出信号,选择多个电平之一作为该反馈均衡器的该系数的数值。
为了实现本发明的上述目的,还提供了一种接收器,其包含:判定装置,该判定装置具有参考值,该判定装置接收输入信号,并输出判定输出信号,该判定装置依据偏移量来调整该参考值;以及反馈均衡器,该反馈均衡器与该判定装置相耦接,接收该判定输出信号,依据该判定输入信号来产生该偏移量,并提供该偏移量予该判定装置。
为了实现本发明的上述目的,还提供了一种接收器,其包含:适应逻辑元件,提供多个控制信号以调整系数,该系数用于该接收器的反馈均衡器;多个电流源,该些电流源是由该控制信号所控制;以及电容,接收该些电流源所提供的电流,且该系数是与该电容的电压相对应。
为了实现本发明的上述目的,还提供了一种接收器,其包含:适应逻辑元件,提供多个控制信号以适应性调整系数,该系数用于接收器的反馈均衡器;至少一储存单元,提供多个电平予该系数;计数器,该计数器根据该控制信号进行运作;以及选择单元,根据该计数器的输出信号,选择该些电平之一作为该系数的数值。
兹为使贵审查委员对本发明的技术特征及所达到的功效有更进一步的了解与认识,谨佐以较佳的实施例及配合详细的说明如后。
附图说明
图1为已知的通讯系统的示意图;
图2为已知的四阶脉冲振幅调制的模拟波形及相对应模拟波形的数字数据的示意图;
图3为已知的使用二元信号技术及不归零调制的通讯系统的示意图;
图4为已知的使用M阶量化器的三闸反馈均衡器的示意图;
图5为已知的用于具有二阶量化器的不归零接收器的反馈均衡器的示意图;
图6为本发明的使用M阶量化器的三闸反馈均衡器的较佳实施例的方块示意图;
图7为本发明的使用二阶量化器的三闸反馈均衡器的较佳实施例的方块示意图;
图8为本发明的已缩短关键路径的二阶调制通讯系统的方块示意图;
图9为本发明的用于M阶调制通讯系统的M阶反馈均衡器的方块示意图;
图10为本发明的使用二阶不归零调制的前置均衡器架构的方块示意图;
图11为本发明的用于多阶通讯系统均衡功能的差动电荷唧筒式适应性引擎的方块示意图;及
图12为本发明的用于多阶通讯系统的切换系数适应性引擎的方块示意图。
[主要元件标号说明]
100:通讯系统 305:编码器
101:传送器 306:放大器
102:通道 307:前馈均衡器(FFE)
103:接收器 308:加总元件
105:编码器 309:时钟数据恢复器
106:数字模拟转换器(DAC) 310:解码器
107、109:低通滤波器 311:反馈均衡器(FBE)
108:放大器 400:反馈均衡装置
110:模拟数字转换器(ADC) 401:反馈均衡器(FBE)
111:前馈均衡器(FFE) 402:量化器
112:加总元件 403:解码器
113:判定电路 404、407:加总元件
114:解码器 405、406:数据正反锁存器
115:反馈均衡器(FBE) 500:反馈均衡装置
116:时序控制单元 501:反馈均衡器(FBE)
117:控制振荡器 502:量化器
201:模拟波形 503:解码器
202:传送数据 504、507:加总元件
300:通讯系统 505、506:数据正反锁存器
301:传送器 508:比对器
302:通道 509:数据正反器
303:接收器 600:反馈均衡装置
304:线驱动器 601:反馈均衡器(FBE)
602:量化器 901:反馈均衡器(FBE)
603:解码器 902:量化器
607:加总元件 903:解码器
605、606:数据正反锁存器 912:加总元件
700:反馈均衡装置 1000:反馈均衡装置
701:反馈均衡器(FBE) 1001:反馈均衡器(FBE)
702:量化器 1002:量化器
703:解码器 1003:解码器
707:加总元件 1005、1006:数据正反锁存器
705、706:数据正反锁存器 1014、1015:加总元件
708:比对器 1016、1017:比对器
709:数据正反器 1018:多工器
800:反馈均衡装置 1009:数据正反器
801:反馈均衡器(FBE) 1100:差动电荷唧筒式适应性引擎
802:量化器 1130:适应性逻辑元件
803:解码器 1131:共模反馈电路(CMFB)
805、806:数据正反锁存器 1200:切换系数适应性引擎
808:比对器 1230:适应性逻辑元件
809:数据正反器 1240:多工器
810、811:加总元件 1250:N阶量化器
900:反馈均衡装置 1260:计数器
具体实施方式
以下说明将参照相关图式说明本发明的较佳实施例,使任何本领域技术人员可据以实施本发明,虽本发明的实施例有所差异,然个别特色,结构或特征说明于本文中用以联系任一实施例者,在无需脱离本发明的范围内,可据以实施于其它实施例中。此外,个别元件于每一揭露的实施例的安排与位置,在不脱离本发明的范围内当可作适当更动,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
以下内容佐以具体详细文字描述之,然本发明的实施例,在无需具体详细文字描述下仍可据以实施。在其它例子如已知电路,结构,技术等无需于内容中呈现而不致对此内容的理解产生混淆,进一步言,「较佳实施例」为说明书所提实施例中,据以实施本发明的最佳呈现,然本发明可在多种方式下据以实行,而非仅以下所述方式。
请参阅图6,其为本发明的使用M阶量化器的三闸反馈均衡器的较佳实施例的方块示意图。相对于图4中,输入信号于一加总元件减去均衡器的输出信号Yn,再输入至量化器,图6所绘示的三闸反馈均衡器是根据Yn的偏移量以调整量化器的电平。如此,图6所示的反馈均衡器的输出信号Yn是作为量化器602的偏移量输入。此实施例中,量化器602根据反馈均衡器所提供的偏移量以调整其内部参考电平。在此较佳实施例中,在量化器的内部参考电平的偏移量相当于在输入端的一负偏移量,因此,在量化器电平进行偏移的效果相当于在输入端进行偏移的效果。如此,通过将此电路(图6所示)的关键路径长度最小化,便可加快此电路的速度。
请参阅图7,其为本发明的反馈均衡器的较佳实施例的方块示意图,此反馈均衡器用于不归零调制系统。如上述图5所讨论,不归零系统(NRZ)为二元或二阶信号系统,其使用两种振幅电平,例如+1及-1。图7所示的二阶量化器702是以使用比对器708比对输入信号Xn与输出信号Yn的方式来实现。相对于图5中Xn于加总元件减去Yn后,其结果与参考电平0进行比对,则图7所绘示的较佳实施例是将Xn与Yn直接进行比对。换句话说,参考电平从0偏移到Yn。量化器的结果为相似或相同,但是图7所示电路的关键路径被缩短,因为使用三运算域(three-operand)加总操作(加总元件707)以取代图5所示的原始四运算域加总(加总元件507、504)操作。
请参阅图8,其为本发明的另一实施例的方块示意图,此实施例于二阶调制通讯系统800产生较短关键路径。图中,反馈信号传送至两个加总元件810、811平行操作,并将两个加总结果分别作为比对器的输入信号及量化器的输入偏移量,藉此进一步减短关键路径。在此实施例中,反馈均衡器的有效输出信号为Yn,Yn=C1×Dn+C2×Dn-1+C3×Dn-2。如图8所示,输入信号Xn于加总元件810减去C3×Dn-2,而C1×Dn+C2×Dn-1则提供予比对器808作为参考电平输入信号的偏移量。通过使用两个实质上平行操作的加总元件,可减少关键路径且其结果相同。
请参阅图9,其为本发明的M阶反馈均衡器的较佳实施例的方块示意图。此实施例中,反馈均衡器901将Yn分解成两个输出信号Wn及Zn,且Yn=Wn+Zn,以取代产生单一反馈均衡器输出信号Yn并将Yn与Xn相减的操作。Wn是提供予M阶量化器作为其内部比对器的偏移量,而Zn用以与Xn相减。此量化器的输出信号将会与上述习知的输出信号相同,而且通过将Yn适当地分解成Wn及Zn,可使关键路径实质上地减短及最小化。
为了进一步减少反馈均衡器的关键路径,一种前置架构被使用在本发明的实施例中。请参阅图10,其绘示使用二阶不归零调制系统的较佳实施例。图10显示一种三闸反馈均衡器1001,其中反馈均衡器1001的输出为Yn,Yn=C1×Dn+C2×Dn-1+C3×Dn-2。其中,项目C1×Dn可作为量化器1002的偏移量,而剩余项目C2×Dn-1+C3×Dn-2可于加总元件1014作为输入信号Xn的偏移量。然而,我们使用两种时钟:时钟一及时钟二,以取代在量化器1002及反馈均衡器1001使用相同的时钟。时钟一及时钟二彼此相对应,但是时钟2的相位领先时钟一的相位。在此实施例中,关键路径为项目C1×Dn所造成,因为项目C1×Dn为时钟一所触发(时钟一落后于时钟二),而时钟二是用以触发项目C2×Dn-1+C3×Dn-2的产生。对二阶调制系统而言,例如不归零调制系统,Dn有两种可能值:+1或-1,以及根据Dn值有两种可能比对器偏移量:C1及-C1。在此实施例中,通过平行操作的比对器1016及1017,将加总元件的输入信号Xn-(C2×Dn-1+C3×Dn-2)与两种可能的参考电平C1及-C1进行比对,以减短关键路径。多工器1018是根据判定信号Dn,从两个平行比对器的输出信号中进行选择。因为通过两种可能的C1×Dn结果,并预先计算两个可能的比对器输出信号,使得因为计算C1×Dn造成的关键路径得以移除。
于使用前置架构的多阶量化器的实施例中,一M阶量化器可用(M-1)个比对器来实现,此M阶量化器具有参考电平L1、L2、...及LM-1。上述的二元(二阶)量化器的较佳实施例可广义应用于M阶量化器,其中每一个比对器分别根据反馈均衡器所提供的数量值(amount)来调整其参考电平。前置架构亦可应用于预先计算输入信号与所有可能的参考值的比对动作,并根据判定信号Dn以选择出正确的比对器输出信号。
在适应性反馈均衡器的实施例中,一适应性引擎用以适应性调整反馈均衡器系数(C1、C2及C3等等)。其中,适应算法如LMS(最小平方差),已为大家所熟知,在此不再赘述。一般适应性引擎根据下列式子来适应性调整如C1的系数:
C1 (next)=C1 (current)±Δ
在此,Δ用以对系数进行渐增(或渐减)作用。在此更提出几种架构,其可实现本发明的实施例的反馈均衡器系数适应调整。例如,一差动电荷唧筒式适应性算法(charge pump based adaptation algorithm)或一切换系数适应性算法(switched coefficient adaptation algorithm)皆可应用于适应性引擎中。上述仅为举例性,而非为限制性者。
请参阅图11,其为一种差动电荷唧筒式适应性引擎的方块示意图。其中,判定电路传送信号Dn至适应逻辑元件1130,适应逻辑元件1130接收信号Dn并产生两个控制信号:UP及DN,其分别控制两组开关(如图11所示)。当UP为1且DN为0时,则电流I+流进电容C,因此电容C的跨电压,C2+-C2-,增加。当UP为0且DN为1时,则电流I-流出电容C,因此电容C的跨电压,C2+-C2-,减少。当UP为0且DN为0时,则没有电流I+流进或流出电容C,因此电容C的跨电压维持不变。C2+端及C2-端之间的电压差异值形成反馈均衡器的有效的反馈系数C2,其根据适应逻辑元件的控制进行适应性调整。在此,共模反馈电路(CMFB)1131用以建立C2+及C2-的共模或平均值。C2+及C2-的平均值系估算且与预期共模参考值进行比对。而平均值与预期共模参考值的误差用以控制电流I+及I-,直到平均值达到预期共模参考值。
请参阅图12,其绘示本发明的切换系数适应性引擎的较佳实施例的方块示意图。在此,系数C2被限制在N个预设电平,例如C2 (1)、C2 (2)、...及C2 (N)。其中,判定电路传送信号Dn至适应逻辑元件1230,适应逻辑元件1230接收信号Dn并产生两种控制信号:UP及DN。若UP为1而DN为0,则计数器1260进行累加动作,若UP为0而DN为1,则计数器1260进行累减动作。若UP及DN为其它数值,则维持计数器1260原动作不变。当计数器1260计数达到预设最大值或预设最小值,则进入饱和状态。N阶量化器1250对计数器的输出信号进行量化动作,量化后的信号为1到N之间其中一值。量化器的输出信号提供予多工器1240做为选择控制输入,用以从系数C2的N个预先定义电平中选择其一。此实施例亦可在多阶调制系统中操作。
以上所述仅为举例性,而非为限制性者。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于所附的权利要求范围中。
Claims (9)
1.一种均衡方法,其包含下列步骤:
利用判定装置来接收输入信号;
依据该判定装置的参考值对该输入信号进行判定以输出判定输出信号;以及
提供该判定输出信号予反馈均衡器以产生偏移量;
提供该偏移量予该判定装置;以及
根据该偏移量调整该判定装置的该参考值;
其中该反馈均衡器的输出信号包括第一输出信号及第二输出信号,且该第一输出信号是与该偏移量相对应,该均衡方法包含:
将输入取样信号减去该第二输出信号,以产生该输入信号;
根据增益系数对该判定输出信号进行增益控制,以产生该第一输出信号;以及
根据相关增益系数对至少一前判定输出信号进行增益控制,并加总该至少一已增益控制的前判定输出信号,以产生该第二输出信号。
2.根据权利要求1所述的均衡方法,其中该方法还包含:
使用第一时钟来提供该判定输出信号;以及
使用第二时钟来提供该至少一前判定输出信号;
其中,该第一时钟具有第一相位,该第二时钟具有第二相位,而该第二相位是领先该第一相位。
3.根据权利要求1所述的均衡方法,其中该参考值包括多个内部参考电平,该方法还包含:
比对该输入信号及该多个内部参考电平,该多个内部参考电平是与该偏移量相对应。
4.根据权利要求3所述的均衡方法,其中该方法还包含从该输入信号及该些内部参考电平的比对结果中选择出一比对输出信号。
5.根据权利要求1所述的均衡方法,其中该输入信号为不归零输入信号。
6.一种接收器,其包含:
判定装置,该判定装置具有参考值,该判定装置接收输入信号,并输出判定输出信号,该判定装置依据偏移量来调整该参考值;以及
反馈均衡器,该反馈均衡器与该判定装置相耦接,接收该判定输出信号,依据该判定输出信号来产生该偏移量,并提供该偏移量予该判定装置;
其中该反馈均衡器包含:
第一输出端,提供用以输出该偏移量;以及
第二输出端,用以输出输出信号予第一加总单元,其中,该第一加总单元位于该输入信号与该判定装置之间。
7.根据权利要求6所述的接收器,其中该判定装置依据第一时钟来操作,该反馈均衡器依据第二时钟来操作,其中,该第一时钟具有第一相位,该第二时钟具有第二时钟,而该第二相位是领先该第一相位。
8.根据权利要求6所述的接收器,其中该反馈均衡器还包含:
至少一储存单元,储存至少一前判定输出信号;
多个增益单元,其中一增益单元用以对现时判定输出信号进行增益控制,而其它至少一增益单元用以对该至少一前判定输出信号进行增益控制;以及
第二加总单元,结合该些增益单元的输出信号以输出该偏移量。
9.根据权利要求6所述的接收器,其中该反馈均衡器包含适应性引擎,该适应性引擎是适应性提供多个反馈均衡器系数,以提供该偏移量。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59382405P | 2005-02-17 | 2005-02-17 | |
US60/593,824 | 2005-02-17 | ||
US11/230,856 US7567616B2 (en) | 2005-02-17 | 2005-09-20 | Feedback equalizer for a communications receiver |
US11/230,856 | 2005-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1878153A CN1878153A (zh) | 2006-12-13 |
CN1878153B true CN1878153B (zh) | 2010-06-23 |
Family
ID=36815573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100085912A Active CN1878153B (zh) | 2005-02-17 | 2006-02-17 | 用于通讯接收器的反馈均衡器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7567616B2 (zh) |
CN (1) | CN1878153B (zh) |
TW (1) | TWI360959B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8452829B2 (en) * | 2008-06-23 | 2013-05-28 | Oracle America, Inc. | Real-time optimization of TX FIR filter for high-speed data communication |
US8675724B2 (en) * | 2009-10-20 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decision feedback equalizers and operating methods thereof |
US9215112B2 (en) | 2010-02-23 | 2015-12-15 | Rambus Inc. | Decision feedback equalizer |
US8391350B2 (en) * | 2010-09-03 | 2013-03-05 | Altera Corporation | Adaptation circuitry and methods for decision feedback equalizers |
US8654830B1 (en) | 2010-12-20 | 2014-02-18 | Netlogic Microsystems, Inc. | Systems, circuits and methods for adapting parameters of a linear equalizer in a receiver |
CN103281270B (zh) * | 2013-05-27 | 2016-01-06 | 四川和芯微电子股份有限公司 | 超前判决反馈均衡器 |
US9710412B2 (en) * | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
US9325536B2 (en) | 2014-09-19 | 2016-04-26 | Dell Products, Lp | Enhanced receiver equalization |
US9317649B2 (en) | 2014-09-23 | 2016-04-19 | Dell Products, Lp | System and method of determining high speed resonance due to coupling from broadside layers |
US9313056B1 (en) | 2014-11-07 | 2016-04-12 | Dell Products, Lp | System aware transmitter adaptation for high speed serial interfaces |
US9699007B2 (en) * | 2015-08-31 | 2017-07-04 | Huawei Technologies Co., Ltd. | Pipeline multiplexer loop architecture for decision feedback equalizer circuits |
US9942935B2 (en) | 2015-11-17 | 2018-04-10 | Dell Products, Lp | System and method for providing a wireless failover of a management connection in a server rack of a data center |
US10216681B2 (en) | 2015-12-01 | 2019-02-26 | Dell Products, Lp | System and method for managing workloads and hot-swapping a co-processor of an information handling system |
US10241555B2 (en) | 2015-12-04 | 2019-03-26 | Dell Products, Lp | System and method for monitoring a battery status in a server in a data center |
US9930771B2 (en) | 2015-12-16 | 2018-03-27 | Dell Products, Lp | Aperiodic routing to mitigate floquet mode resonances |
US10298460B2 (en) | 2015-12-21 | 2019-05-21 | Dell Products, Lp | System and method for aggregating communication and control of wireless end-points in a data center |
US10116744B2 (en) | 2016-02-04 | 2018-10-30 | Dell Products, Lp | System and method for providing management network communication and control in a data center |
US10135642B2 (en) | 2016-02-29 | 2018-11-20 | Rambus Inc. | Serial link receiver with improved bandwidth and accurate eye monitor |
US10373283B2 (en) | 2016-03-14 | 2019-08-06 | Dell Products, Lp | System and method for normalization of GPU workloads based on real-time GPU data |
US9800435B1 (en) * | 2016-06-23 | 2017-10-24 | Huawei Technologies Co., Ltd. | Multiplexer loop architecture for decision feedback equalizer circuits |
CN107872409A (zh) * | 2016-09-23 | 2018-04-03 | 华为技术有限公司 | 均衡器 |
TWI648954B (zh) * | 2017-10-31 | 2019-01-21 | 北京集創北方科技股份有限公司 | 具有適應性環路頻寬調整機制的時鐘資料恢復電路及利用其之通信裝置 |
CN110061761B (zh) * | 2018-01-19 | 2022-01-14 | 华为技术有限公司 | 信号均衡方法及装置、光接收机 |
JP7063215B2 (ja) * | 2018-09-25 | 2022-05-09 | 日本電信電話株式会社 | ディシジョンフィードバックイコライザ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1110885A (zh) * | 1993-06-16 | 1995-10-25 | 通用数据系统公司 | 桥接抽头均衡器的方法和装置 |
CN1463524A (zh) * | 2001-05-29 | 2003-12-24 | 皇家菲利浦电子有限公司 | 用于在决策反馈均衡器中减轻反馈回路延迟相关的性能损失的电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404809B1 (en) * | 1998-09-08 | 2002-06-11 | Conexant Systems, Inc. | Method and apparatus for training equalizer structures in a digital communication system having periodic digital impairments |
US6600780B1 (en) * | 1999-03-10 | 2003-07-29 | Agere Systems Inc. | Apparatus and method for adapting a filter of an analog modem |
US6185250B1 (en) * | 1999-03-10 | 2001-02-06 | Lucent Technologies Inc. | Training of level learning modems |
US6570917B1 (en) * | 1999-03-10 | 2003-05-27 | Agere Systems Inc. | Equalizer training in the presence of network impairment |
US7130366B2 (en) * | 2002-04-05 | 2006-10-31 | Scintera Networks, Inc. | Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media |
US7263122B2 (en) * | 2003-07-29 | 2007-08-28 | Synopsys, Inc. | Receiver based decision feedback equalization circuitry and techniques |
GB2446513B (en) * | 2007-02-09 | 2011-09-28 | Texas Instruments Ltd | Clock and data recovery which selects between over-sampling and baud-rate recovery |
-
2005
- 2005-09-20 US US11/230,856 patent/US7567616B2/en active Active
-
2006
- 2006-02-15 TW TW095105045A patent/TWI360959B/zh active
- 2006-02-17 CN CN2006100085912A patent/CN1878153B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1110885A (zh) * | 1993-06-16 | 1995-10-25 | 通用数据系统公司 | 桥接抽头均衡器的方法和装置 |
CN1463524A (zh) * | 2001-05-29 | 2003-12-24 | 皇家菲利浦电子有限公司 | 用于在决策反馈均衡器中减轻反馈回路延迟相关的性能损失的电路及方法 |
Non-Patent Citations (2)
Title |
---|
Marco Chiani.Introducing Erasures in Decision-Feedback Equalization toReduce Error Propagation.IEEE TRANSACTIONS ON COMMUNICATIONS45 7.1997,45(7),757-760. |
Marco Chiani.Introducing Erasures in Decision-Feedback Equalization toReduce Error Propagation.IEEE TRANSACTIONS ON COMMUNICATIONS45 7.1997,45(7),757-760. * |
Also Published As
Publication number | Publication date |
---|---|
US20060182172A1 (en) | 2006-08-17 |
TW200707924A (en) | 2007-02-16 |
US7567616B2 (en) | 2009-07-28 |
TWI360959B (en) | 2012-03-21 |
CN1878153A (zh) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1878153B (zh) | 用于通讯接收器的反馈均衡器 | |
Roshan-Zamir et al. | A 56-Gb/s PAM4 receiver with low-overhead techniques for threshold and edge-based DFE FIR-and IIR-tap adaptation in 65-nm CMOS | |
Horowitz et al. | High-speed electrical signaling: Overview and limitations | |
US8027409B2 (en) | Noise prediction-based signal detection and cross-talk mitigation | |
US7388908B2 (en) | High-speed adaptive interconnect architecture with nonlinear error functions | |
US8929497B2 (en) | Dynamic deskew for bang-bang timing recovery in a communication system | |
EP1938537B1 (en) | Data communication circuit with equalization control | |
Kiran et al. | A 52-Gb/s ADC-based PAM-4 receiver with comparator-assisted 2-bit/stage SAR ADC and partially unrolled DFE in 65-nm CMOS | |
US20130243070A1 (en) | Tap adaptation with a fully unrolled decision feedback equalizer | |
US20100310024A1 (en) | Methods and systems for DSP-based receivers | |
US8982941B2 (en) | Predictive selection in a fully unrolled decision feedback equalizer | |
Kim et al. | Equalizer design and performance trade-offs in ADC-based serial links | |
EP1352475A1 (en) | Pll with phase rotator | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
US20130243056A1 (en) | Voltage margin based baud rate timing recovery in a communication system | |
Shahramian et al. | Edge-Based Adaptation for a 1 IIR+ 1 Discrete-Time Tap DFE Converging in $5~\mu $ s | |
Palermo et al. | CMOS ADC-based receivers for high-speed electrical and optical links | |
US6088415A (en) | Apparatus and method to adaptively equalize duty cycle distortion | |
Song et al. | A 6.25 Gb/s voltage-time conversion based fractionally spaced linear receive equalizer for mesochronous high-speed links | |
Kiran et al. | A 32 Gb/s ADC-based PAM-4 receiver with 2-bit/stage SAR ADC and partially-unrolled DFE | |
Shafik et al. | A 10 Gb/s hybrid ADC-based receiver with embedded analog and per-symbol dynamically enabled digital equalization | |
CN113992319A (zh) | 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统 | |
US11675732B2 (en) | Multiphase data receiver with distributed DFE | |
EP1312177A2 (en) | Methods and systems for digitally processing optical data signals | |
US11231740B2 (en) | Clock recovery using between-interval timing error estimation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |