CN1855556A - 具有抗反射涂层的光电二极管 - Google Patents

Abstract

一种形成有效光电二极管的方法包括如下步骤：提供其上至少一部分具有p表面区域的衬底，将浅n型表面层植入表面区域内，并在n型表面层上形成多层第一抗反射(AR)涂。该表面层最好是As或Sb表面层。形成AR的步骤包括如下步骤：在浅表面层上淀积或形成厚度为1.5nm到8nm的薄氧化物层，并且在薄氧化物层上淀积与该薄氧化物层不同的第二电介质，诸如氮化硅层。

Description

具有抗反射涂层的光电二极管

相关申请

本发明要求于2005年3月18日提交的临时申请号.60/663,239的权利，在本发明中该申请全文通过引用结合在此。

发明领域

本发明主要涉及光电二极管、特别是涉及到至少具有一层抗反射层的半导体二极管，以及生产包含有该光电二极管的集成电路的工艺过程。

背景技术

半导体光电二极管的结构和功能是众所周知的。光电二极管将光子转换成电能。常规的光电二极管在电磁辐射光谱的可见和近红外范围中工作，所用的特殊半导体材料会确定该光电二极管所响应的辐射波长或波长范围。可以从诸如硅元素的半导体，或者是诸如砷化镓的化合物半导体中生产出光电二极管。

常规的光电二极管包括形成有阳极接触的表面P型阳极区域。抗反射膜通常覆盖在P型区域上，以确保在该光电二极管预期吸收的波长中辐射的高透射率。在P型区域下是掺有极少量杂质的N型漂移区域，其中可吸收入射辐射的光子，从而产生空穴电子对。邻接N型漂移区域的是掺有大量杂质的N+型阴极区域，其中阴极接触形成在器件的表面上。操作时P型阳极区域和N型漂移区域之间的PN结由扩展到结两侧上的耗尽层的所施加电势进行反向偏置。因为N型漂移区域是少量掺杂的，耗尽层主要是在深度扩展到漂移区域内的结的N型侧上。在耗尽层中产生的空穴和电子响应于所施加的电势在相反的方向上移动，从而形成作为入射辐射强度的函数的电流。

在很多应用中，光电二极管形成在集成电路模具上。结果，当将光电二极管集成在具有其它诸如晶体管和电阻器的电路元件的同一块半导体晶片上，以部分地响应于入射辐射信号来执行复杂的功能时，在设计光电二极管时必须要考虑到制作其它元件的工艺限制。可望在对设计师提供最大化的可行弹性以在器件设计中实现复杂的功能性的同时，可以将半导体制造工艺的复杂性降到最小。前述的设计顾虑就是基于用现有技术中CMOS或BiCMOS工艺技术在集成电路芯片上制造出光电二极管而作出的。

发明内容

形成有效的光电二极管的方法包括：提供在其至少一部分中具有p表面区域的衬底，将浅n型表面层植入到表面区域中，并且在n型表面层上形成多层第一抗反射(AR)涂层的步骤。表面层最好是As或Sb表面层。形成AR的步骤包括在浅表面层上形成或淀积具有1.5nm到8nm厚度的薄氧化层，并且在薄氧化层上淀积与该薄氧化层不同的第二电介质的步骤。

第二电介质的厚度最好大约是一奇数乘以第二电介质经受处理时所用光波波长的1/4。第二电介质层可以包括氮化硅。该方法还包括在第一AR涂层上形成第二AR涂层的步骤。在该实施例中，钝化层通常置于第一和第二AR涂层之间。钝化层可包括二氧化硅之上的氮化硅，其中所述钝化层的所述氮化硅成分从光电二极管上移除。

光电二极管包括一衬底，其上至少一部分具有p表面区域，进入到表面区域内的n型表面层以及在n型表面层上的多层第一抗反射(AR)涂层。第一AR涂层包括在所述浅表面层上具有1.5nm到8nm厚度的薄氧化层，以及在该薄氧化层上的与该薄氧化层不同的第二电介质层。第二电介质层的厚度大约(5％，最好是＜2％)是一奇数乘以第二电介质经受处理时光波波长的1/4。N型表面层最好包括浅As或Sb层。第二电介质层可包括氮化硅。光电二极管还包括所述第一AR涂层上的AR第二涂层，以及置于所述第一和第二AR涂层之间的钝化层。

附图说明

在结合附图回顾下述详细描述之后可以实现对本发明及其特性和优点的更全面理解。

图1示出在SAB/氮化物蚀刻之后所得的中间光电二极管结构的横截面图；

图2示出在诸如金属化、CVD ILD淀积以及接触蚀刻的标准CMOS多层次金属处理之后所得的中间光电二极管结构的横截面图；

图3示出最后得出的光电二极管结构的横截面图，钝化氮化物已经从光电二极管窗口中移除；以及

图4示出从根据本发明的光电二极管中获得的带宽数据，该数据证明光电二极管带宽至少大约为400MHz。

具体实施例

形成有效光电二极管的方法包括提供在其至少一部分上具有p表面区域的衬底，将浅n型表面层植入表面区域，并在n型表面层上形成多层第一抗反射(AR)涂层的步骤。表面层最好是As或Sb表面层。

设置浅n型表面层目的在于提供高度的转换效率。已知第一AR涂层提供转换效率的良好均匀性以及从一批到另一批，一个二极管到另一个二极管和跨越二极管的控制。如果具备在此所描述的第一AR涂层，则在经过光电二极管时可获得≤+/-2％效率波动，而没有第一AR涂层的大约是10％的波动。

形成AR的步骤包括在浅表面层上淀积或形成厚度为1.5nm到8nm的薄氧化层，并且在该薄氧化层上淀积与该氧化层不同的第二电介质的步骤。第二电介质的反射率通常大大超过二氧化硅的反射率。虽然在此描述的第二电介质是氮化硅，但是本发明不仅限于将氮化硅用作为第二电介质。例如，第二电介质可以是富含SiO₂的硅，富含SiON的硅或富含Si₃N₄的硅。人们都知道用于淀积这种富含硅的层的方法是使用等离子体强化淀积系统。

第二电介质的厚度最好是等于一奇数乘以第二电介质经受处理时光波波长的1/4。在较佳实施例中，通过对置于重电介质层上的n型Si表面层和二氧化硅中间层电介质(ILD)的反射率的乘积开方之后而得到第二电介质层的反射率(3.75*1.46)^1/2＝2.33(最适合对于蓝光；405nm)。

取决于该光电二极管设计所对应的最终用途中所用的光波长来选择薄氧化层和第二电介质层的厚度。使用上述的公式对该厚度进行选择，以当入射光通过第二电介质和氧化层进入到下层的硅中时，达到至少99％的透射率。例如，对405nm(蓝色)光波波长，第一AR涂层最好是在厚度少于6nm的二氧化硅层的上面具有130nm到150nn厚的氮化硅层。已知对于具备As表面层的该结构，405nm光的反射量可以减小到小于1％(＞99％的透射率)。

已知抗反射涂层(ARC)增加了光电探测器的灵敏度。根据本发明的ARC涂层极大地减少了光学干涉的不利影响，从而大幅消除了光学干涉。如上所述，反射量可以减少到小于1％，因此增加了光电二极管的效率。

P衬底最好是电阻系数大约为10到20欧姆-厘米的硅衬底。或者，p表面区域具有扩散到n衬底内的p阱。

此处所用的术语“浅n型表面层”是指200nm或更小的连接深度。在较佳实施例中，表面层是在大约10到25KeV下使用1×10¹⁴到5×10¹⁴/cm²的As植入剂量而形成的As。或者，可以使用其它重度/慢速扩散n型Si掺杂剂，包括锑(Sb)，甚至是铋(Bi)。

在本发明的较佳实施例中，在第一AR涂层上形成有第二AR涂层。钝化层置于第一和第二AR涂层之间。该钝化层最好是含氧氮化物层。在一实施例中，第二AR涂层的折射率最好是大约为1.22，以在氧化物钝化时大体上与钝化介质/空气界面相匹配。但是，如果该钝化物是含氧氮化物，含氧氮化物的折射率在1.46到2.15中变化，应该根据钝化物的折射率来调节第二AR涂层的折射率。在一实施例中，第二AR涂层包括与TiO₂/SiO₂相结合的MgF₂。第二AR涂层的厚度最好设置为一奇数乘以第二电介质经受处理时光波波长的1/4。

根据本发明的包括AR涂层的工艺流程兼容大多数CMOS或BiMOS工艺。仅通常需要对标准处理作出稍许改变，以实施第一和选择性第二AR涂层。可以在任何附加掩模存在或缺失的情形下实现第一AR处理。第二AR通常会需要一个附加的掩模。

虽然可使用几种常规的半导体器件制造技术来制出根据本发明的光电二极管，但是下面仅示出示例性的处理顺序。下面所描述的示例性处理从植入浅As光电二极管(PD)的步骤开始，该步骤最好是在处理顺序中的源极/漏极植入之后。源极/漏极植入在要形成的光电二极管的n型表面层两侧提供了低电阻接触。在PD植入之前，提供有第一AR的底部的薄氧化层淀积或生长为2到6nm的厚度。最好是使用新的掩模层，以在光电二极管区域中实现选择性PD植入。但是，氧化层可以在PD植入之后长成，虽然这种方式并非最优。随后通常跟随着诸如快速热处理(RTA)的热激活步骤。然后淀积了AR涂层的氮化物顶部。通常紧随该步骤的是源极/漏极热处理。

使用置于光电二极管的氮化物层(或其它第二电介质)和Si表面之间的薄二氧化硅层(1.5到8nm)，以减少Si和氮化硅或其它第二电介质之间的张力/应力。考虑到光学性能，薄二氧化硅层的厚度最好是在1.5nm到4nm。由于二氧化硅层对厚度为4nm到5nm或更大的薄氧化物来说影响了反射相位波，则考虑到薄二氧化硅层，最好是将氮化硅的厚度稍微做得薄一点，并且可以将器件的光学性能恢复到最优或接近最优值。例如，如果二氧化硅层是5nm厚，则对于405nm的操作波长来说，最优氮化物的厚度要从145nm减少到140nm。第二电介质层的厚度容差应该在如下所述计算出的最优值的+/-10nm之内，并且最好是在+/-5nm之内。

在第二电介质是氮化硅的情形中，最好是使用如下关系来得出氮化物的厚度：

厚度＝n*(氮化物中的光学波长的1/4)，其中n＝1，3或5…对于405nm的工作波长，n＝1，氮化物厚度最好是：

(1/4*405nm)/2.1＝48nm，而n＝3将会得出144nm的厚度。

在此所描述的示例性处理中，下一步骤是自对准多晶硅化物块(SAB)的氧化物淀积。可以对SAB掩模和蚀刻处理进行修改，以在限制有源光电二极管的SAB蚀刻期间进行AR氮化物蚀刻。该步骤省略了薄氮化物掩模层。SAR/氮化物蚀刻后形成的结构的横截面如图1所示。

在一处理变更中，N+针形接点植入光电二极管的接触。在该流程中SAB层可以迭加在该接触上。此外，浅n型植入可以扩展到接触区域内(随着针形接点植入)，并且SAB层可以覆盖光电二极管接触。在另一实施例中，假设具有针形接点植入，由于无需在接触区域上有自对准多晶硅化物，SAB层可以迭加在该接触上。

与常规的金属处理交替实施的随后的标准CMOS CVD ILD淀积和接触蚀刻会提供多层金属互连并得到如图2所示的结构。然后淀积有钝化层，诸如氮化物层覆盖的含氧氮化物(SiN/氧化物)层。

然后最好使用附加的掩模层以蚀刻出开口的光电二极管窗口。然后在模具上选择性淀积第二AR涂层，因此覆盖了光电二极管的区域，从而得出如图3所示的最终结构的光电二极管的结构。

在另一处理顺序中，在钝化处理之后形成多层第一AR涂层。紧随着钝化淀积，可使用掩模层以移除钝化物和ILD层，从而显露出光电二极管表面。然后可以形成根据本发明的第一AR涂层。在该情形中，无需第二AR涂层。

根据本发明的多个PMOS和NMOS晶体管和光电二极管可以是有多种不同应用的集成电路中的元件。在这些应用中光信号用作较大装置或系统中的电子电路的输入。例如，某些光电系统使用波长在405纳米的蓝色光。可以将光电二极管构建成响应于该蓝色光或其它预期的波长。

例如，根据本发明与UV/蓝色光谱范围内高灵敏度的CMOS电路单片式集成、用于UV/蓝色光谱范围的光电二极管对于诸如数字多功能盘(DVD)或数字视频记录器(DVR)的光学存储系统来说是必需的。虽然上述情形使用了较佳的扩散到p区域内的n表面层，但是扩散到n区域内的p表面层也可提供足够浅的p表面层。

示例

需要理解，下面所提供的示例仅仅是示例性目的，并非要以任何形式来限制本发明的范围。

执行一实验，以对使用上述的示例性处理顺序而获得的光电二极管效率和带宽进行评估。二极管是660μ乘660μ。将4.5mW功率的蓝色激光器用作为光源。在光电二极管结上的施加电压1.5V时对所得的光生成电流进行测量。所得的效率以A/W为单位在0.215到0.232之间。同时得到带宽数据。图4示出光电二极管带宽至少大约为400MHz。

可以理解，虽然在此结合较佳具体实施例对本发明进行了描述，但是前述的描述以及随后的示例旨在示例性，并没有对本发明的范围构成限制。本发明范围内的其它方面、优点和修改对于本发明相关的领域内的一般技术人员来说是显而易见的。

Claims (12)

1.一种形成有效光电二极管的方法，包括如下步骤：

提供一衬底，其至少一部分上具有p表面区域；

将n型表面层植入所述表面区域，以及

在所述n型表面层上形成多层第一抗反射(AR)涂层，其中所述成形步骤包括如下步骤：

在所述n型表面衬底上淀积或形成厚度在1.5nm到8nm之间的薄氧化层；

在所述薄氧化层上淀积与所述薄氧化层不同的第二电介质层。

2.如权利要求1所述的方法，其特征在于，所述第二电介质的厚度约为一奇数乘以处理所述第二电介质时光波波长的1/4。

3.如权利要求1所述的方法，其特征在于，所述第二电介质层包括氮化硅。

4.如权利要求1所述的方法，其特征在于，所述n型表面层包括As或Sb浅层。

5.如权利要求1所述的方法，还包括在所述第一AR涂层上形成第二AR涂层的步骤。

6.如权利要求5所述的方法，还包括形成位于所述第一和第二AR涂层之间的钝化层的步骤。

7.如权利要求6所述的方法，其特征在于，所述钝化层包括二氧化硅和上面的氮化硅，其中，所述钝化层的所述氮化硅成分在所述光电二极管上去除。

8.一种光电二极管，包括：

衬底，其至少一部分上具有p表面区域；

n型表面层，扩散到所述表面区域内，以及

所述n型表面层上的多层第一抗反射(AR)涂层，其中，所述第一AR涂层包括：

在所述表面浅层上厚度在1.5nm到8nm之间的薄氧化物层；

在所述薄氧化物层上与所述薄氧化物层不同的第二电介质层。

9.如权利要求8所述的光电二极管，其特征在于，所述第二电介质的厚度约为一奇数乘以处理第二电介质时光波波长的1/4。

10.如权利要求8所述的光电二极管，其特征在于，所述n型表面层包括As或Sb浅层。

11.如权利要求8所述的光电二极管，其特征在于，所述第二电介质层包括氮化硅。

12.如权利要求8所述的光电二极管，还包括在所述第一AR涂层上的第二AR涂层，以及位于所述第一和第二AR涂层之间的钝化层。

Images