CN1855498A - 纳机电非挥发随机存取存储器 - Google Patents

纳机电非挥发随机存取存储器 Download PDF

Info

Publication number
CN1855498A
CN1855498A CN 200510068117 CN200510068117A CN1855498A CN 1855498 A CN1855498 A CN 1855498A CN 200510068117 CN200510068117 CN 200510068117 CN 200510068117 A CN200510068117 A CN 200510068117A CN 1855498 A CN1855498 A CN 1855498A
Authority
CN
China
Prior art keywords
rotor
memory cell
signal
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510068117
Other languages
English (en)
Other versions
CN100416834C (zh
Inventor
夏令
吴文刚
甘学温
郝一龙
王阳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CNB2005100681174A priority Critical patent/CN100416834C/zh
Publication of CN1855498A publication Critical patent/CN1855498A/zh
Application granted granted Critical
Publication of CN100416834C publication Critical patent/CN100416834C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种纳机电非挥发随机存取存储器，其特征在于：它主要包括设置在芯片衬底上的海量纳米级存储单元和键合在衬底上方的玻璃；每个存储单元包括一通过转子轴支撑在存储单元中心的驻极体转子，该转子两端的衬底上设有一对电极；在衬底的驻极体转子两侧设置一对受控制部件MOSFET，其中两个源/漏极作为单元的驱动/检测电极，分别与转子两端的电极相接，另两个漏/源极作为存储单元的位线，与外控电路的读出/写入信号相接，栅极与外控电路的存储单元字线选择信号相接；转子一端顶面设置有一永磁薄膜层，与转子另一端顶面相对的键合玻璃上设置另一永磁薄膜层。本发明提供了以两个机械稳态分别表示“0”和“1”的全新概念的存储器单元，用本发明的存储器单元制作的存储器具有非挥发性、低功耗和高速的特点。

Description

纳机电非挥发随机存取存储器
技术领域
本发明涉及一种存储器，特别是关于一种纳机电非挥发随机存取存储器。
背景技术
如同“微米”在二十世纪一般，“纳米”必将在二十一世纪扮演一个神奇而重要的角色，我们有理由推测纳米结构也将遍及数据存储器件的每一个领域。存储器按断电后数据是否丢失可分为挥发性存储器和非挥发性存储器。在商业化存储器中，两者的代表分别为DRAM和Flash存储器。DRAM由于其速度快的特点占领了主存的大部分市场，Flash也因为其非挥发、体积小的特点占领越来越多辅存市场。而且其存储量也在逐渐提高，现在已经出现与硬盘存储能力相当的Flash存储器。
但是DRAM和Flash存储器都有各自的不足。对于DRAM来说，首先其挥发性的存储方式导致断电后工作数据的丢失即是一个基本的缺陷；另外正由于这种存储方式，DRAM在工作时需要不断安排时钟周期对其刷新，以保持数据和避免错误，这样将导致巨大的功耗浪费。而对Flash而言，为了保证足够长的数据保持时间(＞10年)，必须有足够多的电子存储在浮栅中，但靠热电子发射和隧穿电流注入电子的速率必然有限，故Flash存储器速度慢的缺点是一个基本的问题。另外，也由于这种注入电子的工作方式决定了它的功耗不可能低。
发明内容
针对上述问题，本发明的目的是提供一种读写速度快，断电后数据不丢失，且功耗低的纳机电非挥发随机存取存储器。
为实现上述目的，本发明采取以下技术方案：一种纳机电非挥发随机存取存储器，其特征在于：它主要包括设置在芯片衬底上的海量纳米级存储单元和键合在所述衬底上方的玻璃；每个所述存储单元包括一通过转子轴支撑在所述存储单元中心的驻极体转子，该转子两端的衬底上设有一对电极；在所述衬底的驻极体转子两侧设置一对受控制部件MOSFET，它们其中的两个源/漏极作为单元的驱动/检测电极，分别与所述转子两端的电极相接，其中另两个漏/源极作为存储单元的位线，与外控电路的读出/写入信号相接，而它们的栅极与外控电路的存储单元字线选择信号相接，进而实现外电路与转子间信号的交换；所述转子一端顶面设置有一永磁薄膜层，与所述转子另一端顶面相对的所述键合玻璃上设置另一永磁薄膜层；所述转子平行于所述衬底且保持静止时处于机械稳态，它有两个机械稳态，分别表示“0”、“1”；与所述转子两端对应，所述转子通过两层永磁薄膜层之间的作用与所述转子轴扭转力矩平衡，所述转子被永久极化成两端分别带正、负电荷的准电偶极子；当将位线BL和 BL预充上一个参考电压VR，且在两个MOSFET的栅极加高电平后，MOSFET导通，驻极体转子的位置状态被检测出来，经灵敏放大器等外控电路处理，实现存储信息的读出；当在两个MOSFET的栅极加高电平，场效应管导通，当位线BL加高电平， BL加低电平，若存储单元中所存储信息与要写入的信息相同，则转子保持其最稳定状态不变，若所存储信息与要写入的信息相反，则转子将在所述电极的电场力矩与位于转子上方的永磁层及转子上的永磁层所产生的磁力矩的共同作用下发生翻转，达到新的机械稳定状态，从而完成信号的写入及更新。
所述转子为硅、二氧化硅、氮化硅组成的复合膜。
所述转子轴为多壁碳纳米管。
本发明由于采取以上技术方案，其具有以下优点：1、本发明提出了一种以微电子和微机械加工技术为基础，结合纳米加工手段，得到以机械状态作为状态变量(以两个机械稳态分别表示“0”和“1”)的全新概念的存储器单元结构。用本发明的存储器单元制作的存储器具有非挥发性、低功耗和高速的特点。2、在传统机械系统中的机械信号传递的速度约为电信号的十万分之一，但在纳机电系统中机械信号的传播距离、元件的尺寸都缩小了百万倍以上，故纳机械结构的信号处理甚至可以比电子元件更快。本发明结构尺寸是纳米尺度的器件，因而具有与生俱来的结构尺寸小、质量轻等特点，这一特点直接导致它虽然以机械信号的传递实现状态的变换，但仍具有状态转换速度快的潜力。3、本发明机械操作面对的是纳米级元件，其尺寸小也使这种机械转换具有了功耗低的优势，这种通过纳米转子的翻转来改写数据的方式将能够获得很高的写入速度，并且随着器件尺寸的缩小存储密度的提高，速度会不断提高。与之相比，DRAM速度虽然也随器件尺寸缩小而提高，但尺寸缩小的同时导致DRAM用以存储数据的电容不断减小，而Flash存储器虽然有非挥发的特点，但因为其工作方式对写入速度的限制也并不具有这种优势。4、本发明实现了以机械稳态作为状态变量的表示，其状态的维持不需要电能而完全没有静态功耗，当然这种稳态在存储器断电的情况下也将一直维持下去。这些特点足以使该器件成为优秀的非挥发随机存取存储器单元。5、本发明在设计中借鉴了CMOS存储器的体系与工艺，使其与CMOS存储器产业兼容性提高，其工艺流程的实现只是在现有成熟的CMOS工艺基础上进行一些修改，这样有利于降低产品成本、提高产品可靠性而减小投资风险，使本发明将具有良好的市场前景。6、本发明将现在主流系统结构中RAM和Flash的功能集于一身，有能力配合嵌入式CPU的处理速度，并能够降低产品的成本，使电子产品、尤其是数码产品更加遍及到人们的生活中，让更多的人来享受科技带来的高质量生活。
附图说明
图1是本发明的存储单元结构示意图
图2是本发明的控制部件MOSFET各电极引线结构图
图3是本发明存储单元的简化电路图
图4是本发明的转子在控制力矩作用下趋于双稳态的过程示意图
图5是本发明读出信号时的简化电路图
图6是BL信号电平在读出时的变化过程。
图7是 BL信号电平在读出时的变化过程
图8是写入数据时BL和 BL电极的加电方式及转子的翻转过程示意图
图9是用能量变化曲线描述数据写入过程的示意图
图10是转子部分加工制造的主要工艺过程
具体实施方式
如图1所示，本发明的随机存取存储器是由设置在芯片衬底10上的大量纳米级存储单元及设置在衬底上方的键合玻璃20组成。每个存储单元主要包括三部分：一是位于单元中心的驻极体转子1，它的两个水平状态分别对应信号“1”或“0”；二是与转子1两端对应设置的一对控制电极2，电极2通过MOSFET(场效应晶体管)控制与外部信号的通断；三是位于转子1上方与键合玻璃连接的永磁薄膜层3及设置在转子1上的永磁薄膜层4组成的磁作用结构。
本发明的转子1是由硅、二氧化硅、氮化硅组成的复合膜，可用低能电子束扫描等方式极化成永久存储电荷的驻极体，转子1被永久极化后，其两端分别带正、负电荷，而实际形成的驻极体中，电荷将以一定分布存在于薄膜材料中，为便于理解，在下面的描述中把这种电荷分布等效看成全集中于转子1的两端，等效电量为Q*。本发明转子轴5为多壁碳纳米管(Muti-walled Carbon Nanotube)，外半径约为10nm，随着纳米材料新技术的发展，转子轴5的材料还可以采用其它材料。
如图2、图3所示，转子1两端的电极2分别连接两个MOSFET的源/漏，MOSFET的栅极6为本发明的字线(WL，wordline)，用于该存储单元的选择，NMOS的另一端源/漏为本发明的位线7(BL和 BL，bitline)，用于外电路与转子1间信号的交换，外电路的控制信号通过WL、BL、 BL完成数据的读写。
如图4所示，转子1上方的永磁薄膜层3与转子1上的永磁薄膜层4的作用方式如下：在转子处于初始状态(设为0°)时(如图4中a所示)，转子轴无扭转，扭转力矩为0，顶部磁极对转子磁极的作用力也处于可忽略的大小，转子处于一种稳定平衡状态。经电场作用转子翻转(设为180°)后(如图4中b所示)，磁力力矩和扭转力矩都增大到同样大小。考虑到当转子微偏离180°和0°位置时(如图4中c、d所示)总力矩都有将转子拉回的趋势，因而这两种状态是一个稳定平衡状态。这两个机械稳态构成了存储数据所需要的所谓的“双稳态”。同时由于双稳态不需要通电维持，因而使本发明具有非挥发的特性。
如图5所示，本发明的存储单元处于数据保持状态时，转子两端将在对应的电极上感应出等量异号电荷。若把转子简化近似为一个电偶极子，若定义其偶极矩指向BL端时存储信号为0，偶极矩指向 BL端时定义为1，则单元存“1”时与BL端MOSFET相连的电极被感应出+Q*，而与BL端MOSFET相连的电极被感应出-Q*；单元存“0”时情况相反。如图6、图7所示，读出数据时，先将BL和 BL端电压预充到一个参考电压VR，这种预充实际是对位线的寄生电容CBL进行预充。若外部控制逻辑电路的行译码输出使该单元的字线WL变为高电平，则NMOS导通，因而其驱动/检测电极与位线(Bitline)接通(相连)，若该存储单元存有数据“1”，则驱动/检测电极上的电荷将使BL和 BL上的电压改变为VR+Q*/CBL和VR-Q*/CBL。这样就得到了一对差分信号Vd＝VBL-V BL ＝2Q*/CBL，经灵敏放大器(SA)放大，最终就得到CMOS电路可处理的电平信号。读出“0”时过程类似，只是最后的差分信号为Vd＝-2Q*/CBL。
写入数据时，当WL为高电平时，NMOS导通，该单元被选中，位线上的信号就能够传递到转子。因为BL和 BL为一对“反相信号”，因而单元外面的CMOS控电路一定要保证写1时，给BL送高电平(5V)信号，同时给 BL送低电平(0V)信号；写0的情形正好与向存储单元写“1”的情形相反，即外面的CMOS控电路要使BL接低电平(0V)信号，同时使 BL接高电平(5V)信号，两端电极间形成的电场 E将迫使电偶极子的方向Pe与其一致，直至达到“0”或“1”的稳态。此时，若原存储信号与要写入的信号相同，则转子已处于最稳定状态而继续保持；若原存储信号与要写入的信号相反，则转子将在电场力矩与转子上方的永磁层及转子上的永磁层所产生的力矩共同作用下，使转子发生翻转，达到新的机械稳定状态，从而完成信号的更新。图8给出了写入数据时，本发明的转子(即电偶极子)从一个稳态到另一个稳态的翻转规律及其过程。
如图9所示，是从能量的角度来理解写入数据过程，物体只有处于势能最低的状态，才能处于稳定平衡状态。由于转子与水平方向的夹角处于0°或180°时是最稳定的，此时能量最低。当“写”信号连接到转子，一旦外加电场产生的力矩使转子的电势能升高，即随偏转角呈现不对称分布时，转子就会翻转。由于偶极矩与电场方向相同，转子电势能最低，偶极矩与电场方向相反时，转子电势能最高，因而转子处于“0”和“1”状态正好对应能量最高和最低的状态。由于在电场力的作用下，转子总趋向于最低能量状态，所以，若写入数据时转子已处于最低能量状态，则其状态保持；反之，发生翻转，从而完成数据的改写。
本发明在工艺设计中，转子部分是本发明的核心，它的尺寸直接影响存储器的存储密度以及读写速度。本发明采用已有报道的自组装生长多壁碳纳米管作为转子轴5，使整个结构中最小的部分尺寸能够超越现有的自顶向下图形转移技术的尺寸限度而达到几纳米的量级。再结合现有微细加工技术，整个转子的尺寸能够控制在100nm以下，从而获得纳米尺度下机电系统的高速特性。
如图10所示，本发明的制造工艺流程如下：选择SOI晶片10并在其上光刻悬空区域，腐蚀SiO2以释放出悬空转子层，定向生长多壁碳纳米管转轴5及对准，沉积SiO2、Si3N4薄膜，并控制SiO2和Si3N4薄膜的厚度比例为2.91∶1，以达到最好应力匹配，磁控溅射CoNiMnP永磁薄膜层4，光刻CoNiMnP层、SiO2/Si3N4层，释放转子1结构，最后采用非透射单能电子辐照法极化转子为驻极体，使之两端分别带正、负电荷。驻极体中的极化电荷的密度及电荷稳定性将决定器件的性能和寿命。随着驻极体界对无机驻极体材料的日益深入的研究，相信高稳定性驻极体材料及高效的加工手段将会广泛应用于纳机电系统中。
控制电路采用商业化的CMOS工艺流程即可完成。驱动/检测电极的形成与控制电路的金属连线实际上完全在同一步完成，属于成熟CMOS工艺。另外，设计中采用SOI晶片，适合于CMOS电路的不断缩小的趋势，因为SOI CMOS器件具有比体硅晶片上器件更好的等比例缩小能力，在深亚微米领域更具竞争力。
如图1所示，转子1上的永磁薄膜层4和键合玻璃20上的永磁薄膜层3均为溅射在其上的CoNiMnP材料，但两者在制备过程中条件不同，并施加不同的外磁场，以得到所需的磁场方向，然后将玻璃片与带有转子阵列的SOI片键合在一起。其中外磁场的施加方法为已有技术，键合工艺在MEMS加工中已得到广泛应用。
综上所述，本发明成功的使用了机械双稳态实现非挥发的数据存储，并且基于CMOS电路结构实现了存储状态的读出与改写。这种存储器有可预见的高速特性及低功耗的性能。其实现工艺设计中，既充分利用了成熟的微电子和微机械工艺，又融合了目前先进的纳米加工手段。这些考虑既有利于提高产品投入市场的可能性缩短商业化的时间，又顺应先进技术的发展趋势，为器件提供了良好的长期发展能力。

Claims (3)

1、一种纳机电非挥发随机存取存储器，其特征在于：它主要包括设置在芯片衬底上的海量纳米级存储单元和键合在所述衬底上方的玻璃；每个所述存储单元包括一通过转子轴支撑在所述存储单元中心的驻极体转子，该转子两端的衬底上设有一对电极；在所述衬底的驻极体转子两侧设置一对受控制部件MOSFET，它们其中的两个源/漏极作为单元的驱动/检测电极，分别与所述转子两端的电极相接，其中另两个漏/源极作为存储单元的位线，与外控电路的读出/写入信号相接，而它们的栅极与外控电路的存储单元字线选择信号相接，进而实现外电路与转子间信号的交换；所述转子一端顶面设置有一永磁薄膜层，与所述转子另一端顶面相对的所述键合玻璃上设置另一永磁薄膜层；所述转子平行于所述衬底且保持静止时处于机械稳态，它有两个机械稳态，分别表示“0”、“1”；与所述转子两端对应，所述转子通过两层永磁薄膜层之间的作用与所述转子轴扭转力矩平衡，所述转子被永久极化成两端分别带正、负电荷的准电偶极子；当将位线BL和BL预充上一个参考电压VR，且在两个MOSFET的栅极加高电平后，MOSFET导通，驻极体转子的位置状态被检测出来，经灵敏放大器等外控电路处理，实现存储信息的读出；当在两个MOSFET的栅极加高电平，场效应管导通，当位线BL加高电平，BL加低电平，若存储单元中所存储信息与要写入的信息相同，则转子保持其最稳定状态不变，若所存储信息与要写入的信息相反，则转子将在所述电极的电场力矩与位于转子上方的永磁层及转子上的永磁层所产生的磁力矩的共同作用下发生翻转，达到新的机械稳定状态，从而完成信号的写入及更新。
2、如权利要求1所述的一种纳机电非挥发随机存取存储器，其特征在于：所述转子为硅、二氧化硅、氮化硅组成的复合膜。
3、如权利要求1或2所述的一种纳机电非挥发随机存取存储器，其特征在于：所述转子轴为多壁碳纳米管。
CNB2005100681174A 2005-04-26 2005-04-26 纳机电非易失随机存取存储器 Active CN100416834C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100681174A CN100416834C (zh) 2005-04-26 2005-04-26 纳机电非易失随机存取存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100681174A CN100416834C (zh) 2005-04-26 2005-04-26 纳机电非易失随机存取存储器

Publications (2)

Publication Number Publication Date
CN1855498A true CN1855498A (zh) 2006-11-01
CN100416834C CN100416834C (zh) 2008-09-03

Family

ID=37195501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100681174A Active CN100416834C (zh) 2005-04-26 2005-04-26 纳机电非易失随机存取存储器

Country Status (1)

Country Link
CN (1) CN100416834C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048133A (zh) * 2019-11-12 2020-04-21 武汉大学 一种基于金属超表面结构的光存储器件及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357317B2 (ja) * 2003-05-13 2009-11-04 富士通株式会社 ティルトミラーの制御装置及び制御方法
US20040252005A1 (en) * 2003-06-10 2004-12-16 The Boeing Company Shape memory alloy MEMS component deposited by chemical vapor deposition
US6878795B2 (en) * 2003-07-25 2005-04-12 Huntsman International Llc Alternative moisture cure catalysts and cold curing polyisocyanate adhesives prepared therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048133A (zh) * 2019-11-12 2020-04-21 武汉大学 一种基于金属超表面结构的光存储器件及方法
CN111048133B (zh) * 2019-11-12 2021-10-22 武汉大学 一种基于金属超表面结构的光存储器件及方法

Also Published As

Publication number Publication date
CN100416834C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
US7839710B2 (en) Nano-electro-mechanical memory cells and devices
US7176505B2 (en) Electromechanical three-trace junction devices
US8194432B2 (en) Ferroelectric memory device for adjusting the capacitor of a bit line
KR100388549B1 (ko) 데이터 저장용 강유전성 드라이브
US7298016B2 (en) Electromechanical memory array using nanotube ribbons and method for making same
CN100533744C (zh) 使用碳纳米管沟道的多位非易失性存储器件及其操作方法
CN100341073C (zh) 磁性随机存取存储器
US7433220B2 (en) Two variable resistance elements being formed into a laminated layer with a common electrode and method of driving the same
CN1232985C (zh) 磁性随机存取存储器及其读写数据的方法
EP2108493A1 (en) Electromechanical three-trace junction devices
Yang et al. Organic thin-film memory
US20080169488A1 (en) Device selection circuitry constructed with nanotube technology
US20030165074A1 (en) Hybrid circuit having nanotube electromechanical memory
CN107658382A (zh) 一种基于自旋霍尔效应的磁随机存储器
CN1374691A (zh) 顶部导体包层的制造方法
CN105655342A (zh) 非易失性铁电存储器及其制备方法和读/写操作方法
CN110021317A (zh) 用于单板配置和存储器阵列操作的设备和方法
CN101026177B (zh) 非易失性存储器件及其操作方法
CN100416834C (zh) 纳机电非易失随机存取存储器
US20060154467A1 (en) Method for the production of a memory cell, memory cell and memory cell arrangement
EP1533846A4 (en) HIGHLY CAPACITABLE MAGNETIC MEMORY USING A CARBON NANOTUBE
US20080310052A1 (en) Apparatus and method for a ferroelectric disk and ferroelectric disk drive
CN110428857B (zh) 一种基于滞回特性器件的存储器
KR100846509B1 (ko) 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
JP2002100744A (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant