发明内容
鉴于以上的问题,本发明的主要目的在于提供一种闪光灯控制电路,以此来解决现有技术所存在的问题。
根据本发明的目的,本发明所公开的闪光灯控制电路,用来根据一感光电压和一预设电压以控制一闪光灯的发光量,其中该感光电压是由一光敏晶体管所产生的感应电流对一电容充电而产生。
根据本发明的目的,本发明所公开的闪光灯控制电路的触发电路的一实施例,包括一第一比较器、一第二比较器以及一逻辑门。其中第一比较器接收感光电压和预设电压,并比较感光电压与预设电压,以输出一第一比较信号;第二比较器用来接收一触发信号和一参考电压,并比较触发信号和参考电压以输出一第二比较信号;逻辑门具有两个输入端,分别与第一比较器和第二比较器的输出端连接,以比较第一比较信号和第二比较信号,当第一比较信号和第二比较信号均为低电位时,输出一闪光触发信号以触发闪光灯闪光。
根据本发明的目的和实施例,其中进一步包括一第二晶体管,栅极连接在第二比较器的正输入端,源极连接于一接地端,漏极用来接收感光电压,以在触发信号停止时,形成一放电路径。此外进一步包括一箝位电路,用于根据一全闪光信号来箝制感光电压低于预设电压,从而进行强制闪光。
根据本发明的目的,本发明所公开的闪光灯控制电路的触发电路的另一实施例,包括一比较器、一第一反向器、一第一晶体管、一第一逻辑门以及一第二逻辑门。其中比较器用于接收感光电压和预设电压,并比较感光电压和预设电压,以输出第一比较信号;第一反向器接收触发信号并将触发信号反向;第一晶体管的栅极接在第一反向器的输出端,漏极连接在比较器的负输入端,源极连接在接地端,当触发信号停止时,形成一放电路径;第一逻辑门接收第一比较信号、触发信号以及第二逻辑门的输出信号并根据所述输出一闪光触发信号,第二逻辑门接收反向触发信号和闪光触发信号,并将输出信号输入到第一逻辑门;第二反向器连接在该第一逻辑门的输出端,用来将闪光触发信号反向。
根据本发明的目的和另一实施例,其中进一步包括一箝位电路,用来根据一全闪光信号而箝制感光电压低于预设电压。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有可减少控制信号以及控制引脚数目的优点。
根据本发明的目的和原理,本发明具有不需额外的放电信号的优点。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路其所需的参考电压可以较低。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有较大参考电压操作范围。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有的参考电压可直接由数字/模拟转换器(D/A converter)调整参考电压的优点,不需额外的电路。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有一控制信号支持全闪功能,以进行强制闪光。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有较好的精准度和较低的传输延迟的优点。
根据本发明的目的和原理,本发明所公开的闪光灯控制电路具有使得单一机台经过多次亮度测试后,可减少亮度误差值的优点。
本发明的详细特征将在实施方式中详细叙述,其内容足以使任何熟悉相关技术人员了解本发明的技术并根据所述方法进行实施,且任何和本发明相关的优点及目的都可以容易地从本说明书所公开的内容、申请专利范围及图式中理解。
以上的关于本发明内容的说明及以下的实施方式的说明用来示范和解释本发明的原理,并且提供本发明的专利申请范围更进一步的解释。
具体实施方式
关于本发明的特征和实践,这里结合附图对优选实施例进行详细说明。
参照图1,为本发明所公开的闪光灯控制电路的结构图。由于光敏晶体管的特性对于光具有高敏感度,其发射极电流对光输入有良好的线性关系,且反应时间快速,因此本发明所公开的闪光灯控制电路是采用光敏晶体管来探测被摄物反射光的强度。
如图1所示,本发明所公开的闪光灯控制电路由光敏晶体管100、亮度感测电路200以及触发电路300组成。亮度感测电路200是由一电阻210以及一电容220所组成。触发电路300为由金属氧化物半导体场效应晶体管(MOSFET)为主要组成的电路,至少包括可接收触发信号的第一端TRIGGER、可调整预设电压的第二端VANG、可接收感光电压的第三端PSENSE、可输出闪光灯触发信号的第四端IGBT、可控制强制闪光的第五端F_FLASH、以及接地端GND。
结合图2进行说明。图2为本发明所公开的闪光灯控制电路的时序图。当触发信号为高电平时,第四端IGBT所输出的触发信号也是高电平,可致使隔离式栅极双极晶体管(IGBT)导通,以控制闪光灯闪光。
此时,光敏晶体管100探测到闪光并以近似电流源的形式,大约0.5mA到1mA,对电容220充电。当电容220的充电电压达到一预设电压时,也就是图中所示的VANG,第四端IGBT输出的信号为低电平,致使IGBT被截止而停止闪光。
由于电容220充电已达到预设电压,因此光敏晶体管100不再对电容220进行充电,此时触发电路300会输出一锁定信号,以锁定IGBT的状态,从而避免电容220因为漏电而电压值降至预设电压以下时,触发电路300因为误判而误触发而导致再次闪光。当触发信号为低电平时,电容220将迅速放电至零,以等待下一次触发信号的来临。
根据图2所示,当触发信号为高电平但触发时间太短时,此时电容220将因为高电平触发信号而开始充电,第四端IGBT所输出的触发信号也是高电平,但由于时间太短,使得在电容未完成充电时即停止。也就是说,触发电路300会自动截止IGBT。
根据本发明的原理,预设电压可由第二端VANG来进行调整,此电压可由一数字/模拟转换器(D/A converter)或直流电压直接进行调整,调整范围约为50毫伏到直流偏压VCC之间。
根据本发明的原理,不同的机台在出厂前会进行校准,是针对各组件的误差值用触发电路300的第二端VANG进行微调。因此,对校准后的单一数码相机来说,触发电路300中的各组件值几乎可视为固定,对单一数码相机来说,进行多次亮度测试时,其亮度误差值就可以缩小。
在触发电路300中包括一可控制强制闪光的第五端F_FLASH,当需要强制闪光时,只需要把接收感光电压的第三端PSENSE的电平电位持续箝位到预设电压以下就可以进行强制闪光。
根据本发明的原理以及图1、图2所示的原理,触发电路300的详细组成的第一实施例参考图3,它的操作的时序图参考图4。
包括一第一比较器310、一第二比较器320以及一逻辑门350。其中第一比较器310接收感光电压和预设电压,并比较感光电压和预设电压,以输出一第一比较信号;第二比较器320接收一触发信号和一参考电压Vref(由Vcc分压而来),并比较触发信号和参考电压以输出一第二比较信号;逻辑门350具有两个输入端,分别与第一比较器310和第二比较器320的输出端连接,以比较第一比较信号和第二比较信号,当第一比较信号和第二比较信号均为低电平电位时,由逻辑门350输出一高电平电位的闪光触发信号以触发闪光灯闪光。此外,进一步包括一第一电阻R1连接在第一比较器310的负输入端和接地端之间以防止VANG信号未接时,形成高阻抗值使该电平电位成未定义状态。
其中进一步包括一第一晶体管330,为一NMOS晶体管,用来接收触发信号,使得第二比较器320输出低电平电位的第二比较信号。此外进一步包括一第二电阻R2连接于第一晶体管330的栅极和接地端之间,以防止触发信号未连接时,形成高阻抗值使该电平电位变成未定义状态。
第三电阻R3连接于该第一晶体管330的漏极和一直流偏压源Vcc之间用来提升电平电位。
触发电路300进一步包括一第二晶体管340,是一NMOS晶体管,栅极连接于第二比较器320的正输入端,源极连接于一接地端,漏极用来接收感光电压,使得当触发信号停止时,形成一放电路径。此外进一步包括一箝位电路370,由一第三晶体管371和第四电阻R4组成,用于根据一全闪光信号来箝制感光电压低于预设电压,以进行强制闪光。第三晶体管371为一NMOS晶体管,它的漏极接收感光电压,栅极接收全闪光信号,源极与接地端相连。
关于第一实施例的操作过程详细说明如下。
如图所示,由第二端VANG所设定的预设电压将输入到第一比较器310的负输入端,正输入端则输入由第三端PSENSE所接收的感测信号。第二比较器320的负输入端输入一参考电压,正输入端则输入晶体管330的漏极端信号。
第一端TRIGGER所接收的触发信号控制第一晶体管330的栅极,当触发信号为低电平时,第一晶体管330将不会导通,第二晶体管340则会导通,此时电容220中的充电电压将经过第二NMOS晶体管340放电到地端而降至零。也就是说,当触发信号为低电平时,电容220可立刻放电,不需额外的放电控制信号。
参照图4,其中端点A为第一比较器310的输出端,端点B为第二比较器320的输出端,端点C为逻辑门350的输出端。当触发信号为高电平时,由于光敏晶体管100的导通,电容220将会行充电。由于充电期间的充电电压小于预设电压,因此,第一比较器310将输出低电平信号。由于高电平的触发信号致使第一晶体管330导通第二晶体管340不导通,因此,第二比较器320也输出低电平信号。由于逻辑门350,为一或非门(NOR),因此,当第一比较器310和第二比较器320的输出皆为低电平信号时,逻辑门350将输出高电平信号,再经过驱动器360的驱动而触发闪光灯触发电路,以致使闪光灯发出闪光。
在触发信号为高电平的期间,电容220持续进行充电,此时,端点A和端点B的信号皆为低电平电位,当电容220充电到预设电压时,端点A的信号则变为高电平电位,端点B仍然为低电平电位,由于逻辑门350的判断,使得在充电期间,端点C的输出为高电平电位,充电到预设电压后,则变成低电平电位。因此,根据逻辑门350所输出的电平电位可决定是否触发闪光灯闪光。
当电容220充电到预设电压时,连接于第一比较器310的输出端和正输入端之间的二极管380将变成导通的状态而锁定逻辑门350的输出状态,避免因为电容220的漏电而误触发再次闪光。
而当触发信号为高电平但是持续的时间太短而使得电容无法充电到预设电压时,触发模块300会自动截止电容的充电。
在要进行强制闪光时,可通过一第三晶体管371和第四电阻R4组成的箝位电路370将第三端PSENSE所感测到的感光电压持续箝制到预设电压之下,此时,由比较器所比较之后的结果,判定电容220还没有充电到预设电压而持续触发闪光灯发出闪光。
根据本发明的原理以及图1、图2所示的原理,触发电路300的详细组成的第二实施例参考图5,其操作的时序图参考图6。
触发电路300包括一第一反向器410、一第一晶体管420、一比较器440、一第一逻辑门450以及一第二逻辑门460。其中第一反向器410系接收触发信号并将触发信号反向;第一晶体管420为一NMOS晶体管,其栅极接于第一反向器410的输出端,漏极连接于比较器的负输入端,源极连接到接地端,当触发信号停止时,形成一放电路径;比较器440接收感光电压和预设电压,并比较感光电压和预设电压,以输出第一比较信号;第一逻辑门450接收第一比较信号、触发信号以及第二逻辑门460的输出信号并根据这些输出一闪光触发信号,第二逻辑门460接收反向触发信号和闪光触发信号,并将输出信号输入到第一逻辑门450;第二反向器470为连接于该第一逻辑门450的输出端,用来将闪光触发信号反向。此外,进一步包括一单稳态电路430连接于该第一反向器410的输出端。
根据本发明的原理和目的,触发电路300进一步包括一箝位电路480,由一第二晶体管481和电阻482组成,第二晶体管481为一NMOS晶体管,用于根据一全闪光信号而箝制感光电压低于预设电压,它的漏极接收感光电压,栅极接收全闪光信号,源极与接地端相连。
关于第二实施例的操作过程详细说明如下。
当触发信号为高电平时,通过第一反向器410的处理,将变成低电平电位,第一晶体管420不会导通,此时,电容220的充电电压将由第三端PSENSE探测而输入到比较器440的负输入端。第一逻辑门450为三端输入的与非门(NAND),分别连接比较器440的输出、触发电路300的第一端TRIGGER以接收触发信号、以及第二逻辑门460的输出端。第二逻辑门460为两端输入的与非门(NAND),一端连接到单击电路430,另一端连接到比较器440的输出端。通过这样的电路结构,当电容220尚未充电到预设电压时,此时经由比较器440的比较后,再经由第一逻辑门450以及第二逻辑门460的处理后将会输出一低电平电位信号,此信号经过第二反向器470处理后变成高电平电位信号,而致使IGBT导通,以触发闪光灯闪光。
由于第一逻辑门450和第二逻辑门460的判断,使得在充电期间,端点C的输出为低电平电位,充电到预设电压后,则变成高电平电位。同时,IGBT的电平电位和端点C的电平电位相反。
当电容充电已达预设电压时,通过第一逻辑门450和第二逻辑门460锁定第一逻辑门450的输出状态。因为端点A为单击电路的输出,因此在电容220的充电过程中,端点A先为低电平电位,此时第二逻辑门460输出必为高电平,通过第一逻辑门450的判断端点C为低电平。此后当端点A再转为高电平时,第二逻辑门460输出依然为高电平,因此端点C依然维持为低电平状态。当电容220的充电电压到达预设电压时,端点B先为低电平,通过第一逻辑门450的判断端点C为高电平,因此第二逻辑门460的输出为低电平,此时不管端点B的状态是否维持原来的低电平或因为电容220的漏电使它的电平转为高电平,端点C均会为高电平状态,从而达到锁定端点C的状态。
而当触发信号为高电平但是持续的时间太短而使得电容无法充电到预设电压时的操作和第一实施例类似,不再赘述。
当要进行强制闪光时,可通过一由第二晶体管481和电阻482组成的箝位电路480将第三端PSENSE所感测到的电压持续箝制到预设电压之下,此时,由比较器所比较之后的结果,将判定电容220尚未充电到预设电压而持续触发闪光灯发出闪光。
根据本发明的目的和原理,本发明具有可减少控制引脚数目的优点。本发明所公开的闪光灯控制电路,和现有技术比较,本发明所公开的闪光灯控制电路只需要闪光灯触发信号及参考电压信号,因此可减少控制引脚的数目。
根据本发明的目的和原理,本发明具有不需额外的放电信号的优点。当触发信号由高电平降为低电平,即可将电容迅速放电至零,不需额外的放电信号。
根据本发明的目的和原理,本发明所需的可以参考电压较低。现有技术中,其放电电路由双极结型晶体管组成,因此其饱和的VCE至少0.3V,因此感光电压不是由零开始往上升,因此可设定的参考电平须大于0.3V,而本发明所公开的放电电路为NMOS。因为MOS导通电阻(RDson)较低,因此感光电压几乎是由零开始上升,因此可设定的参考电平一般只须大于50mV。
根据本发明的目的和原理,本发明具有较大的参考电压操作范围。在现有技术中,其比较电路的参考电平电位必须小于5V-0.7V=4.3V(二极管压降),否则输出状态不能锁住,因此它可操作的Vref范围约为0.3V~4.3V(Vcc-0.7)。
而本发明可操作的Vref范围约为50mV~5V(Vcc),对于Vcc是3.3V或2.5V的系统,上述可操作的Vref范围不够宽就有很大的缺点。
根据本发明的目的和原理,本发明的参考电压可直接由数字/模拟转换器(D/A converter)直接调整,不须额外的电路。
根据本发明的目的和原理,本发明的闪光灯控制电路具有一控制信号支持全闪功能。
根据本发明的目的和原理,本发明的闪光灯控制电路具有较好的精准度和较低的传输延迟。本发明使用快速比较器及逻辑门设计,因此传输延迟可控制小于80nS,也就是当感光电压大于参考电压时,至闪光灯驱动信号为低电平的传输延迟,主要目的是避免传输延迟造成的过度曝光。现有技术电路使用双极结型晶体管(BJT)组成,反应速度较慢传输延迟比较大,也就是说本线路的控制准确度会更好。
虽然以上公开了本发明所述的优选实施例,但这并非用来限定本发明。在不脱离本发明的精神和范围内,所做的修改和改进,都属于本发明的专利保护范围。关于本发明所限定的保护范围可以参考所附的权利要求书。