CN1835124A - 低噪声相关双取样电路 - Google Patents
低噪声相关双取样电路 Download PDFInfo
- Publication number
- CN1835124A CN1835124A CN 200510055260 CN200510055260A CN1835124A CN 1835124 A CN1835124 A CN 1835124A CN 200510055260 CN200510055260 CN 200510055260 CN 200510055260 A CN200510055260 A CN 200510055260A CN 1835124 A CN1835124 A CN 1835124A
- Authority
- CN
- China
- Prior art keywords
- sampling
- signal
- node
- sense switch
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 claims description 32
- 230000000694 effects Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 241001481828 Glyptocephalus cynoglossus Species 0.000 claims description 15
- 230000003287 optical effect Effects 0.000 claims description 13
- 230000011664 signaling Effects 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 5
- 230000003750 conditioning effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000003313 weakening effect Effects 0.000 abstract 1
- 230000002596 correlated effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101150015860 MC1R gene Proteins 0.000 description 2
- 102100034216 Melanocyte-stimulating hormone receptor Human genes 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 102100028162 ATP-binding cassette sub-family C member 3 Human genes 0.000 description 1
- 102100028187 ATP-binding cassette sub-family C member 6 Human genes 0.000 description 1
- 101000986633 Homo sapiens ATP-binding cassette sub-family C member 3 Proteins 0.000 description 1
- 101000986621 Homo sapiens ATP-binding cassette sub-family C member 6 Proteins 0.000 description 1
- 101001014572 Homo sapiens MARCKS-related protein Proteins 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供一种低噪声相关双取样电路，包括电路中的第一取样保持电容和第二取样保持电容及其各自的取样保持节点，所述两个取样保持节点分别通过各自的读出开关接入同一个缓冲器的输入端进行相应的处理。因此，采用该电路结构的本发明有利于消除或减弱相关双取样电路本身引入的热噪声、1/f噪声和/或固定图形噪声，并且能够使电路结构规模下降一倍，从而降低电路的复杂度，节省大量晶体管消耗的能量，达到结构简单、低功耗的目的。
Description
技术领域
本发明属于微电子学领域的集成电路设计，是一种新型的相关双取样电路，特别是一种低噪声相关双取样电路。
背景技术
读出电路的噪声主要包括读出电路中所用电路结构器件的固有噪声和电路工作方式引入的附加噪声。噪声限制了CMOS图像传感器的动态范围、降低了信噪比。前者主要有1/f噪声和KTC噪声，后者主要有固定图形噪声。只要频率足够低，在所有类型的电子器件和电子整机中都能观察到1/f噪声现象。KTC噪声是由电路结构和电路的工作方式引入的，在读出电路中，积分电容和采样电容都要通过MOSFET管周期的复位，KTC噪声就是由MOSFET管导通时沟道电阻引入的，属于热噪声。由于材料和制造工艺等多种原因，阵列中每个像元的性能出现偏差，即使每个像元输入相同的信号，其输出信号的大小也不一样，即产生了阵列电路特有的固定图形噪声。与CCD图像传感器相比，CMOS图像传感器的每一个像素单元集成了更多的MOSFET管，特别是在DPS像素中，由于将A/D转化器集成到每一个像素中，MOSFET带来的固定图形噪声比CCD图像传感器大。
1/f噪声、KTC噪声和固定图形噪声是读出电路中最主要的噪声源，前级噪声的危害很大，因为他们被放大传输到后级。为提高输出信号的信噪比和动态范围，必须尽量在前级消除。低噪声化技术的手段除了从器件结构参数和调整工艺参数入手之外，在设计电路时设计合适的电路也可以消除噪声。在读出电路中，相关双取样技术(Correlated Double Sample，CDS)是目前应用最广泛的噪声抑制技术。由于电容上的电压(或电荷)不能突变，即来自同一电路的噪声电压在时间上具有相关性，在很短的时间内两次采样(双取样)同一单元的信号，然后利用差分器将两次采样信号相减，就可达到消除或消弱1/f噪声、KTC噪声和固定图形噪声的目的，CDS的工作原理框图见图1所示。输入信号由输入信号端口7输入，经过处理的信号从输出信号端口8输出；取样保持复位信号开关1一端接在输入信号端口7，另一端接在参考信号取样保持电容3的一端；取样保持光信号开关2一端接在输入信号端口7，另一端接在光信号取样保持电容4的一端；参考信号取样保持电容3和光信号取样保持电容4两者的另一端接接地端10；减法器24的输入端口分别接取样保持复位信号开关1一端和取样保持光信号开关2一端。
目前，基本上采用经典的相关双取样电路设计像素的读出电路，这种电路使用的晶体管多，尽管已经消除了前级像素带来的噪声，但相关双取样电路本身因为工作将引入失调电压，从而引入固定图形噪声，其它相关双取样电路本身带入的热噪声和1/f噪声也不能消除。
发明内容
鉴于上述现有技术所存在的问题，本实用新型的目的是提供一种低噪声相关双取样电路，采用该电路结构有利于消除或减弱相关双取样电路本身引入的热噪声、1/f噪声和/或固定图形噪声，并且能够使电路结构规模下降将近一倍，从而降低电路的复杂度，节省大量晶体管消耗的能量，达到结构简单、低功耗的目的。
本发明的目的是通过以下技术方案实现的：
本发明提供了一种低噪声相关双取样电路，包括：第一取样保持电容、第二取样保持电容、第一读出开关和第二读出开关；第一取样保持电容与第一读出开关相连点为第一取样保持节点，第一取样保持节点连接输入端口并通过第一读出开关接入缓冲器的输入端；第二取样保持电容与第二读出开关相连点为第二取样保持节点；第二取样保持节点连接输入端口并通过第二读出开关也接入所述缓冲器的输入端。
所述第一取样保持节点与输入端口间连接有取样保持复位信号开关；第二取样保持节点与输入端口间连接有取样保持光信号开关。
所述第一取样保持电容为参考信号取样保持电容，第一读出开关为复位信号读出开关；所述第二取样保持电容为光信号取样保持电容，第二读出开关为光信号读出开关。
所述复位信号读出开关导通时，读出保持在参考信号取样保持电容上的参考电压；所述光信号读出开关导通时，读出保持在光信号取样保持电容上的信号电压；两路信号电压经过同一路缓冲器输出，参考电压与信号电压在后续电路中相减，以将像素中噪声电平消除掉，消除由工艺引入的失调电压。
所述第一读出开关与第二读出开关由P型MOS管或N型MOS管或CMOS对管构成的电子开关器件。
所述缓冲器包括源跟随器、列选通管、偏置管、接地端和电源端，源跟随器、列选通管与偏置管相连，偏置管连接电源端；源跟随器源极连接接地端，源跟随器栅级连接输入端，源跟随器的漏极或衬底偏置连接信号输出端。
所述源跟随器为P型MOS管，其栅极接缓冲器的缓冲输入节点，其源极为接地端；所述列选通管为P型MOS管，其栅极接列选通信号，其源极与源跟随器的漏极连接为缓冲器的输出信号端口；所述偏置管为P型MOS管，其栅极接偏置电压，其漏极接电源端，其源极与列选通管的漏极相连接。
所述缓冲器的输出信号端口和缓冲输入节点均连接有偏置电压的偏置开关，该输入节点偏置电压的偏置开关为急剧短路晶体管，用于在短路信号的作用下将源跟随器管的栅极与固定电平短接，将MOS电容上的残余电荷放掉。
所述缓冲器的输出节点和输入节点各自通过作为偏置开关的N型MOS管连接地电平或者接在一固定的偏置电平上，该两个N型MOS管的栅极均接列选通信号，两个漏极分别连接相应的输出节点和输入节点。
所述源跟随器的P型MOS管的衬底偏置接在输出节点上，其它所有P型MOS管的衬底接在N阱上；
或者，所述N型MOS管的衬底接在P型衬底上。
由上述技术方案可以看出，本发明提供一种低噪声相关双取样电路，包括电路中的第一取样保持电容和第二取样保持电容及其各自的取样保持节点，所述两个取样保持节点分别通过各自的读出开关接入缓冲器的输入端。采用该电路结构有利于消除或减弱相关双取样电路本身引入的热噪声、1/f噪声和/或固定图形噪声，并且能够使电路结构规模下降一倍，从而降低电路的复杂度，节省大量晶体管消耗的能量，达到结构简单、低功耗的目的。
附图说明
图1为经典的相关双取样电路即CDS的工作原理框图；
图2为传统的相关双取样电路原理图；
图3为本发明低噪声相关双取样电路原理图；
图4为图3的工作时序图；
图5为本发明的低噪声结构简单的相关双取样实现电路；
图6为本发明的无衬偏效应的低噪声结构简单的相关双取样实现电路。
具体实施方式
本发明的核心是将两个取样保持节点分别通过各自的读出开关接入同一缓冲器的输入端，并进行相应的处理，以消除或减弱相关双取样电路本身引入的噪声，减小电路结构规模。
为对本发明有进一步的了解，下面结合附图分别对本发明包括的各电路部分作进一步的详细说明。
首先，分析一下传统的相关双取样电路，图2给出了传统的相关双取样电路原理图。如图2所示，传统的相关双取样电路由偏置晶体管MLN、取样开关晶体管MSHR和MSHS、取样电容CS和CR、源跟随晶体管MP1和MP2、列选择晶体管MY1和MY2以及CDS电路偏置晶体管MLP1和MLP2构成。整个电路工作分三步：
(1)像素中的复位晶体管在复位信号作用下复位初始化，行选择晶体管导通的同时，取样开关MSHR在取样信号VSHR作用下闭合，第一个复位输出电压被取样保持到电容CR上；
(2)像素中的复位晶体管在复位信号作用下置位，电路进入信号积分阶段，取样保持开关MSHS在取样信号VSHS作用下闭合，第二个积分信号电压被取样保持到电容CS上；
(3)在列选择开关信号MY1和MY2的作用下，列选择晶体管MY1和MY2导通，储存在电容CR上的第一个复位输出电压和在电容CS上第二个积分信号电压被取出到差分放大器，最后输出为纯光信号电压，大部分噪声被抑制。
为避免采样电容上的残余电荷影响下一个周期的信号电压带来不完全电荷转移噪声，在CDS电路中用急剧短路晶体管在短路信号的作用下将取样电容CS和CR与地短接，将采样电容上的残余电荷切底放掉。
由图2可知传统的相关双取样电路的两路输出完全一样，尽管相关双取样电路将由像素输入的噪声电平抑制掉，但本身的热噪声和1/f噪声被引入，同时由于制造工艺的涨落，两路电路不可能完全一样，将引入很大的失调电压，即使每路输入相同的信号，其输出信号的大小也不一样，即产生了阵列电路特有的固定图形噪声。
本发明提出一种消除相关双取样电路本身引入的热噪声、1/f噪声和固定图形噪声，同时电路结构规模将下降一倍。其具体实施方式如图3所示：信号由输入信号端口7输入，经过处理的信号从输出端口8输出；取样保持复位信号开关1一端接在输入信号端口7，另一端接在参考信号取样保持电容3的一端；取样保持光信号开关2一端接在输入信号端口7，另一端接在光信号取样保持电容4的一端；参考信号取样保持电容3和光信号取样保持电容4两者的另一端接接地端10；复位信号读出开关5的一端接在参考信号取样保持电容3的一端，光信号读出开关6一端接在光信号取样保持电容4的一端。复位信号读出开关5和光信号读出开关6两者的另一端接在缓冲器9的输入端，缓冲器9从端口8输出信号。
图4为低噪声结构简单的相关双取样结构工作时序图。如图4所示，当取样保持复位信号开关电平31为高时，取样保持复位信号开关1导通，将像素输出的复位信号电平保持在参考信号取样保持电容3上；当取样保持光信号开关电平32为高时，取样保持光信号开关2导通，将像素输出的光信号保持在光信号取样保持电容4上；当复位信号读出电平33为高时，复位信号读出开关5导通，读出保持在参考信号取样保持电容3上的电压；当光信号读出电平34为高时，读出保持在光信号取样保持电容4上的电压；两者在后续电路中相减，就将像素中噪声电平消除掉，同时两路信号经过同一路缓冲器9，因此由工艺引入的失调电压是一样的，从而在后续电路中相减中也可以消除。并且降低了电路的复杂度，节省大量晶体管消耗的能量，达到结构简单、低功耗的目的。
图5为本发明的低噪声结构简单的相关双取样实现电路。如图5所示的一种低噪声结构简单的相关双取样电路结构，该种结构具有低噪声、电路结构简单的优点，其中包括：取样保持复位信号开关1、取样保持光信号开关2、复位信号读出开关5与光信号读出开关6可以用P型MOS管或N型MOS管或CMOS对管实现开关性能，取样保持复位信号开关1和取样保持光信号开关2的一端接信号输入信号端口7，取样保持复位信号开关1的导通信号接取样保持复位信号，取样保持光信号开关2的导通信号接取样保持光信号开关电平，取样保持复位信号开关1的另一端接第一取样保持节点16，取样保持光信号开关2的另一端接第二取样保持节点17，复位信号读出开关5的一端接第一取样保持节点16，光信号读出开关6的一端接第二取样保持节点17，复位信号读出开关5与光信号读出开关6的另一端接缓冲输入节点18，复位信号读出开关5的导通信号接复位信号读出电平，光信号读出开关6的导通信号接光信号读出电平；参考信号取样保持电容3和光信号取样保持电容4用N型MOS管或P型MOS管构成，MOS参考信号取样保持电容3和MOS光信号取样保持电容4的漏极和源极均接接地端10，MOS参考信号取样保持电容3的栅极接第一取样保持节点16，MOS光信号取样保持电容4的栅极在第二取样保节点17；第一偏置开关12和第二偏置开关13是两个接偏置电压的开关，用N型MOS管构成，第一偏置开关12和第二偏置开关13的栅极均接在列选通信号21上，第一偏置开关12和第二偏置开关13的源极均接在对地节点14上，对地节点14可以是地电平或者接在一固定的偏置电平上，第一偏置开关12的漏极接在缓冲输入节点18上，第二偏置开关13的漏极接在输出信号端口8上；P型MOS管构成的源跟随器23的栅极接在缓冲输入节点18上，源跟随器23的源极接接地端10，源跟随器23的漏极接在输出信号端口8上；P型MOS管构成的列选通管11的源极接在输出信号端口8上，列选通管11的栅极接在列选通信号21上，列选通管11的漏极接在偏置节点19上；P型MOS管构成的偏置管15的栅极接偏置电压端22，为整个支路提供电流，偏置管15的源极接在偏置节点19上，偏置管15的漏极接在电源端20上。所有P型MOS管的衬底接在N阱上，所有N型MOS管的衬底接在P型衬底上。
整个电路工作分四步：
(1)像素中的复位晶体管在复位信号作用下复位初始化，行选择晶体管导通的同时，取样保持复位信号开关1在取样保持复位信号开关电平31作用下闭合，第一个复位输出电压被取样保持到参考信号取样保持电容3上；
(2)像素中的复位晶体管在复位信号作用下置位，电路进入信号积分阶段，取样保持光信号开关2在取样信号32作用下闭合，第二个积分信号电压被取样保持到光信号取样保持电容4上；
(3)在列取址开关信号21的作用下，列选择晶体管11导通，同时复位信号读出开关5导通，储存在参考信号取样保持电容3上的第一个复位输出电压读出，然后光信号读出开关6导通，储存在光信号取样保持电容4上的积分信号电压读出。
两者在后续电路中相减，就将像素中噪声电平消除掉。为避免采样电容上的残余电荷影响下一个周期的信号电压带来不完全电荷转移噪声，在低噪声结构简单的相关双取样实现电路中用急剧短路晶体管第一偏置开关12在短路信号的作用下将源跟随器23的栅极与固定电平短接，将MOS电容上的残余电荷放掉，以免影响第二个周期的信号电压，造成残余电荷噪声的影响。
图6为本发明的无衬偏效应的低噪声结构简单的相关双取样实现电路。该电路是应用于CMOS图像传感器无衬偏效应的低噪声结构简单的相关双取样实现电路。如图6所示，该电路是与图5相近的相关双取样电路，差别在于源跟随晶体23的衬底偏置接在输出信号端口8上，其它所有P型MOS管的衬底接在N阱上，所有N型MOS管的衬底接在P型衬底上。
以上所述，仅为发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1、一种低噪声相关双取样电路，其特征在于，包括：第一取样保持电容、第二取样保持电容、第一读出开关和第二读出开关；第一取样保持电容与第一读出开关相连点为第一取样保持节点，第一取样保持节点连接输入端口并通过第一读出开关接入缓冲器的输入端；第二取样保持电容与第二读出开关相连点为第二取样保持节点；第二取样保持节点连接输入端口并通过第二读出开关也接入所述缓冲器的输入端。
2、根据权利要求1所述的低噪声相关双取样电路，其特征在于：所述第一取样保持节点与输入端口间连接有取样保持复位信号开关；第二取样保持节点与输入端口间连接有取样保持光信号开关。
3、根据权利要求1或2所述的低噪声相关双取样电路，其特征在于：所述第一取样保持电容为参考信号取样保持电容，第一读出开关为复位信号读出开关；所述第二取样保持电容为光信号取样保持电容，第二读出开关为光信号读出开关。
4、根据权利要求3所述的低噪声相关双取样电路，其特征在于：所述复位信号读出开关导通时，读出保持在参考信号取样保持电容上的参考电压；所述光信号读出开关导通时，读出保持在光信号取样保持电容上的信号电压；两路信号电压经过同一路缓冲器输出，参考电压与信号电压在后续电路中相减，以将像素中噪声电平消除掉，消除由工艺引入的失调电压。
5、根据权利要求1所述的低噪声相关双取样电路，其特征在于：所述第一读出开关与第二读出开关由P型MOS管或N型MOS管或CMOS对管构成的电子开关器件。
6、根据权利要求1所述的低噪声相关双取样电路，其特征在于：所述缓冲器包括源跟随器、列选通管、偏置管、接地端和电源端，源跟随器、列选通管与偏置管相连，偏置管连接电源端；源跟随器源极连接接地端，源跟随器栅级连接输入端，源跟随器的漏极或衬底偏置连接信号输出端。
7、根据权利要求6所述的低噪声相关双取样电路，其特征在于：所述源跟随器为P型MOS管，其栅极接缓冲器的缓冲输入节点，其源极为接地端；所述列选通管为P型MOS管，其栅极接列选通信号，其源极与源跟随器的漏极连接为缓冲器的输出信号端口；所述偏置管为P型MOS管，其栅极接偏置电压，其漏极接电源端，其源极与列选通管的漏极相连接。
8、根据权利要求6所述的低噪声相关双取样电路，其特征在于：所述缓冲器的输出信号端口和缓冲输入节点均连接有偏置电压的偏置开关，该输入节点偏置电压的偏置开关为急剧短路晶体管，用于在短路信号的作用下将源跟随器管的栅极与固定电平短接，将MOS电容上的残余电荷放掉。
9、根据权利要求6所述的低噪声相关双取样电路，其特征在于：所述缓冲器的输出节点和输入节点各自通过作为偏置开关的N型MOS管连接地电平或者接在一固定的偏置电平上，该两个N型MOS管的栅极均接列选通信号，两个漏极分别连接相应的输出节点和输入节点。
10、根据权利要求6、7、8或9所述的低噪声相关双取样电路，其特征在于：
所述源跟随器的P型MOS管的衬底偏置接在输出节点上，其它所有P型MOS管的衬底接在N阱上；
或者，所述N型MOS管的衬底接在P型衬底上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510055260XA CN100433197C (zh) | 2005-03-17 | 2005-03-17 | 低噪声相关双取样电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510055260XA CN100433197C (zh) | 2005-03-17 | 2005-03-17 | 低噪声相关双取样电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1835124A true CN1835124A (zh) | 2006-09-20 |
| CN100433197C CN100433197C (zh) | 2008-11-12 |
Family
ID=37002827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200510055260XA Expired - Fee Related CN100433197C (zh) | 2005-03-17 | 2005-03-17 | 低噪声相关双取样电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100433197C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101305602B (zh) * | 2005-11-08 | 2011-11-09 | 松下电器产业株式会社 | 相关双取样电路和取样保持电路 |
| CN102769721A (zh) * | 2011-05-03 | 2012-11-07 | 联咏科技股份有限公司 | 影像传感器的相关双重取样装置及其方法 |
| CN105763041A (zh) * | 2014-12-18 | 2016-07-13 | 瑞昱半导体股份有限公司 | 取样电路与取样方法 |
| WO2018148921A1 (zh) * | 2017-02-17 | 2018-08-23 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872470A (en) * | 1996-11-29 | 1999-02-16 | Varian Associates, Inc. | Pipelined sample and hold circuit with correlated double sampling |
| US6040570A (en) * | 1998-05-29 | 2000-03-21 | Sarnoff Corporation | Extended dynamic range image sensor system |
| US6587143B1 (en) * | 1999-01-19 | 2003-07-01 | National Semiconductor Corporation | Correlated double sampler with single amplifier |
| KR100397663B1 (ko) * | 2000-06-23 | 2003-09-13 | (주) 픽셀플러스 | 데이터 입출력선이 리셋 모드의 전압으로 유지되는 씨모스 이미지 센서 |
| CN1485898A (zh) * | 2002-09-25 | 2004-03-31 | 中国科学院微电子中心 | 低功耗相关双取样电路结构 |
-
2005
- 2005-03-17 CN CNB200510055260XA patent/CN100433197C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101305602B (zh) * | 2005-11-08 | 2011-11-09 | 松下电器产业株式会社 | 相关双取样电路和取样保持电路 |
| CN102769721A (zh) * | 2011-05-03 | 2012-11-07 | 联咏科技股份有限公司 | 影像传感器的相关双重取样装置及其方法 |
| CN102769721B (zh) * | 2011-05-03 | 2016-06-22 | 联咏科技股份有限公司 | 影像传感器的相关双重取样装置及其方法 |
| CN105763041A (zh) * | 2014-12-18 | 2016-07-13 | 瑞昱半导体股份有限公司 | 取样电路与取样方法 |
| CN105763041B (zh) * | 2014-12-18 | 2018-10-26 | 瑞昱半导体股份有限公司 | 取样电路与取样方法 |
| WO2018148921A1 (zh) * | 2017-02-17 | 2018-08-23 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
| US10395746B2 (en) | 2017-02-17 | 2019-08-27 | Shenzhen GOODIX Technology Co., Ltd. | Correlated double sampling integrating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100433197C (zh) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1242608C (zh) | 相关二次采样电路和包含该电路的cmos图象传感器 | |
| CN1482741A (zh) | 高绝缘度的开关电容结构 | |
| CN1835124A (zh) | 低噪声相关双取样电路 | |
| Yadid-Pecht et al. | Optimization of noise and responsivity in CMOS active pixel sensors for detection of ultralow-light levels | |
| CN104836966A (zh) | 一种cmos图像传感器列缓冲器信号完整性优化电路及其方法 | |
| US20050285960A1 (en) | Readout circuit | |
| US20080303928A1 (en) | Image pickup device and image pickup apparatus | |
| CN101753800A (zh) | Cmos图像传感器的模拟图像信号处理方法及电路 | |
| CN101806630A (zh) | 一种基于弛豫铁电单晶热释电探测器的读出电路 | |
| CN204595666U (zh) | 电流源及其阵列、读出电路及放大电路 | |
| CN1469536A (zh) | 开关电容系统的升压结构 | |
| CN1725610A (zh) | 具有开关点噪音抑制功能的脉冲宽度调制开关电源电路 | |
| CN115665574A (zh) | 一种新型像素电路及降噪方法 | |
| EP1139563B1 (en) | Analog fifo memory | |
| CN1574375A (zh) | 用于固态辐射成像器的存储电容器阵列 | |
| CN113271420A (zh) | 一种用于消除固定图案噪声的电路和图像传感器 | |
| CN1726698A (zh) | 光检测装置 | |
| KR100355146B1 (ko) | 씨모스 이미지 센서 | |
| CN2681353Y (zh) | 低噪声积分式电流转电压的影像传感器 | |
| CN111263088A (zh) | 一种用于8t像元的高速采样电路及其控制方法 | |
| CN1531202A (zh) | 适用于npn正反馈器件限流的具有npn控制器件结构的双极互补金属氧化物半导体锁存器 | |
| Teymouri | A multipurpose circuit to read out and digitize pixel signal for low‐power CMOS imagers | |
| CN215344818U (zh) | 一种用于消除固定图案噪声的图像传感器 | |
| CN113472296B (zh) | 一种电子管和晶体管的切换电路及控制方法 | |
| CN112399106A (zh) | 一种基于半浮栅的4t像素结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: BEIJING SUPERPIX MICRO TECHNOLOGY LIMITED Free format text: FORMER NAME: SIBIKE MICROELECTRONIC TECH CO., LTD., BEIJING |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 100085, D, building 2, Pioneer Road, 412 information road, Beijing, Haidian District Patentee after: Beijing SuperPix Micro Technology Limited Address before: 100085, D, building 2, Pioneer Road, 412 information road, Beijing, Haidian District Patentee before: Sibike Microelectronic Tech Co., Ltd., Beijing |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20200317 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |