CN1485898A - 低功耗相关双取样电路结构 - Google Patents
低功耗相关双取样电路结构 Download PDFInfo
- Publication number
- CN1485898A CN1485898A CNA021432996A CN02143299A CN1485898A CN 1485898 A CN1485898 A CN 1485898A CN A021432996 A CNA021432996 A CN A021432996A CN 02143299 A CN02143299 A CN 02143299A CN 1485898 A CN1485898 A CN 1485898A
- Authority
- CN
- China
- Prior art keywords
- oxide
- type metal
- semiconductor
- connects
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明一种低功耗相关双取样电路结构，包括：两个取样开关用P型MOS管，其源极接信号输入端，该一开关管的栅极接置位开关信号，另一开关管的栅极接取样开关信号；两个电容用N型MOS管，其栅极分别接另两开关用管的漏极；一个复位开关用N型MOS管，其栅极接复位信号，漏极接一开关管的漏极，源极接另一开关管的漏极；一个差分放大对管，其栅极分别接另两开关管的漏极，一N型MOS管构的源极接输出信号端，另一N型MOS管的源极接等效电流源，漏极接输出信号端；当像素置位和复位读取信号时，两次取样信号分别储存在电容用N型MOS管内，利用电容上信号不能突变的原理，通过差分放大对管完成差分处理输出有用信号，至此完成相关双取样过程。
Description
技术领域
本发明属于微电子学领域的低功耗集成电路设计，是一种新型的相关双取样电路。
背景技术
探测微弱信号的一个关键技术是对噪声的抑制以提高输出信号的信噪比。像素读出电路的设计是CMOS图像传感器设计的关键组成部分，尽量在读出电路部分抑制或消弱噪声，可以降低设计后续图像处理电路的要求。CMOS读出电路主要由MOS晶体管和MOS电容构成，因此读出电路的噪声是电子器件固有的噪声和电路结构引入的附加噪声组成，其中电路结构引入的附加噪声可以设计合理的电路抑制或消弱。固定图形噪声是CMOS图像传感器的主要噪声之一，由于材料的不均匀性和制造工艺的涨落等多种原因，引起MOS晶体管几何尺寸的偏差和阈值电压的偏差，使像素读出电路中的器件失配，即使每一个像素输出相同的信号，其输出信号的大小也不一样，从而在读出电路中引入固定平面噪声噪声。在读出电路中，相关双取样方法是一种能成功的抑制固定平面噪声的技术。
低功耗集成电路的设计是电池供电的手持式便携系统的基本要求，系统芯片的高功耗将导致电池寿命大大下降。CMOS图像传感器已广泛应用于便携式的数码照相机、电脑眼等方面，读出、处理电路要求低功耗设计。低功耗相关双取样电路是高性能CMOS图像传感器设计的一个重要组成部分。
目前，基本上采用经典的相关双取样电路设计像素的读出电路，这种电路使用的晶体管多，无形增加功耗；且没有优化读出电路的低功耗设计。
针对这种情况，提出一种用于像素读出电路的新型低功耗相关双取样电路设计技术，并成功的应用于CMOS图像传感器。
发明内容
本发明的目的在于提供一种低功耗相关双取样电路结构，其具有低功耗、结构简单的优点，并可应用于CMOS图像传感器。
本发明一种低功耗相关双取样电路结构，其特征在于，其中包括：两个取样开关用P型MOS管，该P型MOS管来提高信号摆幅降低功耗；该两开关用P型MOS管的源极接信号输入端，该一开关用P型MOS管的栅极接置位开关信号，另一开关用P型MOS管的栅极接取样开关信号；两个电容用N型MOS管，其漏极和源极均接地，栅极分别接另两开关用P型MOS管的漏极；一个复位开关用N型MOS管，其栅极接复位信号，漏极接一开关用P型MOS管的漏极，源极接另一开关用P型MOS管的漏极；一个差分放大对管由两个N型MOS管构成简单差分处理电路，其栅极分别接另两开关用P型MOS管的漏极，一N型MOS管构的源极接输出信号端，漏极接电源电压端，另一N型MOS管的源极接等效电流源，漏极接输出信号端；当像素置位和复位读取信号时，两次取样信号分别储存在两个电容用N型MOS管内，利用电容上信号不能突变的原理，通过差分放大对管完成差分处理输出有用信号，至此完成相关双取样过程。
本发明一种低功耗相关双取样电路结构，其特征在于，其中包括：一个取样开关用P型MOS管，其栅极接置位信号，源极接光电流等效电流源，漏极接电源，该取样开关用P型MOS管来提高信号摆幅降低功耗；一个电容用N型MOS管，其栅极接取样开关用P型MOS管的源极，漏极接漏极，源极接源跟随等效电流源；一个复位开关用N型MOS管，其源极接源跟随晶体管的源极，栅极接取样信号；一N型MOS管，其漏极接PMOS晶体管的漏极，栅极接复位信号；一取样电容用NMOS管，其栅极接PMOS晶体管的漏极，源极和漏极接地；一NMOS晶体管，其漏极接电源，栅极接PMOS晶体管的漏极，源极和等效电流源的阳极相连并引出输出端，等效电流源的阴极接地；利用电容上的电压不能突变的原理，保存在两电容用N型MOS管上两次取样电压相减即得有用信号，源跟随管输出，至此完成相关双取样过程。
附图说明
为进一步说明本发明的技术特征，以下结合实施例及附图对本发明作一详细的描述，其中：
图1是本发明低功耗相关双取样电路结构的第一实施例结构图；
图2是本发明低功耗相关双取样电路结构的第二实施例结构图。
具体实施方式
参阅图1所示，图1是本发明低功耗相关双取样电路结构的第一实施例结构图，本发明一种低功耗相关双取样电路结构，该种结构具有功耗低、电路结构简单的优点，其中包括：
两个开关用P型MOS管2和3，开关用P型MOS管2和3的漏极接信号输入端1，开关用P型MOS管2的栅极接置位开关信号12，开关用P型MOS管3的栅极接取样开关信号13；电容用N型MOS管4和5，该电容用N型MOS管4和5的漏极和源极均接地，电容用N型MOS管4的栅极接开关用P型MOS管2的源极，电容用N型MOS管5的栅极接开关用P型MOS管3的源极；复位开关N型MOS管6和N型MOS差分对管7、8均为N型MOS管，电容用N型MOS管5的漏极接开关用P型MOS管2的源极，电容用N型MOS管5的漏极接开关用P型MOS管3的源极，复位开关N型MOS管6的栅极接复位信号14，N型MOS差分对管7的N型MOS差分对管8的漏极，并引出输出信号端10，N型MOS差分对管7的漏极接电源电压端15；等效电流源9，该等效电流源9的阳极接N型MOS差分对管8的漏极，等效电流源9的阴极接地。
当读取信号使像素被置位时，开关用P型MOS管2在置位开关信号12作用下导通将含置位信号在内的信号保存在电容用N型MOS管4上，此时开关用P型MOS管3在取样开关信号13作用下截止；当像素内复位时，开关用P型MOS管3在取样开关信号13作用下导通将含复位信号在内的信号保存在电容用N型MOS管5上，此时开关用P型MOS管2在置位开关信号12作用下截止；然后利用电容上信号不能突变的关系，通过N型MOS差分对管7和8将保存在电容用N型MOS管4和5上的电压相减从而在输出端10上输出有用信号，至此完成相关双取样过程。
图2是本发明的第二实施例，是一结构更简单的低功耗相关双取样电路结构图。根据图1中上下两部分结构对称稍加变化构成图2。其中虚线左半部分由置位晶体管216和源跟随晶体管218、光电流等效电流源217和源跟随等效电流源219构成基本像素电路，置位晶体管216和源跟随晶体管218的漏极接电源215，置位晶体管216的栅极接置位信号211，光电流等效电流源217的阳极和源跟随晶体管218的栅极接置位晶体管216的源极，源跟随晶体管218的源极接源跟随等效电流源219的阳极，光电流等效电流源217和源跟随等效电流源219的阴极接地。虚线右半部分四个晶体管构成结构简单、低功耗的相关双取样电路；PMOS晶体管22和PMOS晶体管26，该PMOS晶体管22的漏极接源跟随晶体管218的源极，PMOS晶体管22的栅极接取样信号212，PMOS晶体管26的漏极接PMOS晶体管22的源极，PMOS晶体管26的栅极接复位信号214，PMOS晶体管26的源极接地；NMOS管构成取样电容24，该取样电容24的漏极和源极接地，栅极接PMOS晶体管22的源极；晶体管27为NMOS晶体管，该NMOS晶体管27的漏极接电源215，NMOS晶体管27的栅极接PMOS晶体管22的源极，NMOS晶体管27的源极和等效电流源29的阳极相连并引出输出端20，等效电流源29的阴极接地。
当PMOS晶体管22在取样信号212作用下导通，首先置位晶体管216在置位信号211作用下导通，包含置位信号的信号保存在取样电容24上，然后置位晶体管216在置位信号211作用下截止，取样信号保存在取样电容24上，利用电容上的电压不能突变的原理，两个取样电压相减即得有用信号，通过NMOS晶体管27跟随输出，至此完成相关双取样过程。这种相关双取样电路结构简单，所需元件少，功耗低。
开关晶体管采用P型MOS晶体管代替传统的N型MOS晶体管。设计低功耗电路的一条重要途径是降低供电电源电压；当电源电压较低时，应尽量不降低信号的摆幅，因此信号摆幅成为主要问题。传统电路开关晶体管采用NMOS管，存在阈值损失，一般NMOS晶体管的阈值范围在0.8伏～1伏，如果电源电压为3.5伏或更低，这个电压降将成为有用信号的一部分，大大降低了信号的摆幅。开关采用PMOS晶体管能避免这种电压降，有效的降低功耗而不减少信号的摆幅。
在低功耗相关双取样电路设计中，另一项重要改进被引入，即放弃传统电路中将相关双取样电路和相关双取样电路差分放大器分开的方法；基本思想是将两个NMOS晶体管构成的差分放大器集成在相关双取样电路中来完成提取有用信号和放大有用信号的功能，这种相关双取样电路最大优点是在输出信号时已经完成差分处理。这样降低了电路的复杂度，节省大量晶体管消耗的能量，达到结构简单、低功耗的目的。
Claims (2)
1、一种低功耗相关双取样电路结构，其特征在于，其中包括：两个取样开关用P型MOS管，该P型MOS管来提高信号摆幅降低功耗；该两开关用P型MOS管的源极接信号输入端，该一开关用P型MOS管的栅极接置位开关信号，另一开关用P型MOS管的栅极接取样开关信号；
两个电容用N型MOS管，其漏极和源极均接地，栅极分别接另两开关用P型MOS管的漏极；
一个复位开关用N型MOS管，其栅极接复位信号，漏极接一开关用P型MOS管的漏极，源极接另一开关用P型MOS管的漏极；
一个差分放大对管由两个N型MOS管构成简单差分处理电路，其栅极分别接另两开关用P型MOS管的漏极，一N型MOS管构的源极接输出信号端，漏极接电源电压端，另一N型MOS管的源极接等效电流源，漏极接输出信号端；
当像素置位和复位读取信号时，两次取样信号分别储存在两个电容用N型MOS管内，利用电容上信号不能突变的原理，通过差分放大对管完成差分处理输出有用信号，至此完成相关双取样过程。
2、一种低功耗相关双取样电路结构，其特征在于，其中包括：
一个取样开关用P型MOS管，其栅极接置位信号，源极接光电流等效电流源，漏极接电源，该取样开关用P型MOS管来提高信号摆幅降低功耗；
一个电容用N型MOS管，其栅极接取样开关用P型MOS管的源极，漏极接漏极，源极接源跟随等效电流源；
一个复位开关用N型MOS管，其源极接源跟随晶体管的源极，栅极接取样信号；
一N型MOS管，其漏极接PMOS晶体管的漏极，栅极接复位信号；
一取样电容用NMOS管，其栅极接PMOS晶体管的漏极，源极和漏极接地；
一NMOS晶体管，其漏极接电源，栅极接PMOS晶体管的漏极，源极和等效电流源的阳极相连并引出输出端，等效电流源的阴极接地；
利用电容上的电压不能突变的原理，保存在两电容用N型MOS管上两次取样电压相减即得有用信号，源跟随管输出，至此完成相关双取样过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021432996A CN1485898A (zh) | 2002-09-25 | 2002-09-25 | 低功耗相关双取样电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021432996A CN1485898A (zh) | 2002-09-25 | 2002-09-25 | 低功耗相关双取样电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1485898A true CN1485898A (zh) | 2004-03-31 |
Family
ID=34148233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021432996A Pending CN1485898A (zh) | 2002-09-25 | 2002-09-25 | 低功耗相关双取样电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1485898A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433197C (zh) * | 2005-03-17 | 2008-11-12 | 北京思比科微电子技术有限公司 | 低噪声相关双取样电路 |
| WO2018148921A1 (zh) * | 2017-02-17 | 2018-08-23 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
-
2002
- 2002-09-25 CN CNA021432996A patent/CN1485898A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433197C (zh) * | 2005-03-17 | 2008-11-12 | 北京思比科微电子技术有限公司 | 低噪声相关双取样电路 |
| WO2018148921A1 (zh) * | 2017-02-17 | 2018-08-23 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
| US10395746B2 (en) | 2017-02-17 | 2019-08-27 | Shenzhen GOODIX Technology Co., Ltd. | Correlated double sampling integrating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188406B (zh) | 低频模拟电路 | |
| CN105282460A (zh) | 带失调消除的动态范围增强型读出方法及电路 | |
| CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
| CN1665127A (zh) | 可变电容电路以及包含该可变电容电路的集成电路 | |
| CN101110585A (zh) | 一种改进的栅源跟随采样开关设计方法及其开关电路 | |
| WO2007034222A2 (en) | Filter circuit | |
| CN216531251U (zh) | 一种高线性度低谐波失真伪电阻电路 | |
| CN103633954B (zh) | 一种两级运算放大器 | |
| CN1476169A (zh) | 低电源电压下亦可产生稳定恒流的半导体集成电路器件 | |
| CN101806630B (zh) | 一种基于弛豫铁电单晶热释电探测器的读出电路 | |
| Mahmoud | New Fully‐Differential CMOS Second‐Generation Current Conveyer | |
| CN204595666U (zh) | 电流源及其阵列、读出电路及放大电路 | |
| CN107688367A (zh) | 差分参考电压缓冲器 | |
| CN1485898A (zh) | 低功耗相关双取样电路结构 | |
| CN106056052B (zh) | 一种指纹采集电路 | |
| Bahubalindruni et al. | High-gain amplifier with n-type transistors | |
| CN102790594B (zh) | 一种工作于极低电源电压双模自动增益控制电路 | |
| CN102572322B (zh) | 超低压cmos图像传感器像素单元及电压输入输出方法 | |
| CN111796624A (zh) | 一种超高电源纹波抑制比cmos电压基准电路 | |
| CN104679095A (zh) | 电流源及其阵列、读出电路及其控制方法、放大电路 | |
| CN115694377A (zh) | 一种与二维光导型探测器适配的ctia型读出电路 | |
| JP3651647B2 (ja) | 固体撮像装置 | |
| Sawigun et al. | A wide-input linear range sub-threshold transconductor for sub-Hz filtering | |
| JP3253179B2 (ja) | 光電変換装置 | |
| CN1619945A (zh) | 高匹配低功耗低噪声cds电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |