CN1819277A - 光电二极管上设有多晶硅层的图像传感器及像素 - Google Patents
光电二极管上设有多晶硅层的图像传感器及像素 Download PDFInfo
- Publication number
- CN1819277A CN1819277A CN200510126605.6A CN200510126605A CN1819277A CN 1819277 A CN1819277 A CN 1819277A CN 200510126605 A CN200510126605 A CN 200510126605A CN 1819277 A CN1819277 A CN 1819277A
- Authority
- CN
- China
- Prior art keywords
- pixel
- polysilicon layer
- sensitive cell
- photo
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 105
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 36
- 238000007667 floating Methods 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 23
- 239000002245 particle Substances 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000008187 granular material Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种用于CMOS或者CCD图像传感器的像素，该像素包括一感光元件，如设在半导体基体内的光电二极管。该像素还包括一多晶硅层，如设在光电二极管上方的P+掺杂的多晶硅，该多晶硅层可以减少入射光线的反射并可起到连接层的作用。反射的减少可以使到达光电二极管的信号更强。
Description
技术领域
本发明涉及图像传感器，更具体地讲，本发明涉及一种在光电二极管顶上设有多晶硅层的图像传感器。
背景技术
图像传感器已经变得无处不在，它们被广泛地用于数字照相机、便携式电话、保密照相机、医疗器械、汽车和其它应用场合。制造图像传感器的技术、特别是CMOS(互补型金属氧化半导体)图像传感器持续地快速发展。例如，高分辨率和低能耗的要求促进了图像传感器的进一步的小型化及集成。
由于像素变小，能够接受入射光线的表面区域也减小。像素通常具有光感应元件，如光电二极管，其接受入射光线并产生与入射光线总数相关的信号。由于感光元件的尺寸小，因此让小尺寸的感光元件也能与大尺寸的感光元件一样接收同等数量的入射光线则尤为重要。入射光线损失的一个主要原因是因为在光电二极管(硅表面)到氧化层(二氧化硅)的分界面处发生了反射。在该分界面，大量的光线被反射，导致光电二极管的响应度与量子效率相应降低。
而且，由于像素面积(和因此导致的光电二极管面积)减小，光电二极管的阱容量也变得比较小。现有技术中提高了阱容量的光电二极管的结构包括一个设在P-型区域内或基体内的浅的N-区域。通过向浅的N-区域植入P-型掺杂物(比如硼)，可在该浅的N-区域上面形成P+连接层(pinning layer)。这种结构即为PIN型光电二极管，其具有相对较高的阱容量，但是有时将导致“暗电流”特性和过度的“热像素”缺陷。
一般情况下，很浅的P+植入是有利的。浅的P+表面植入能够使N-区域也很浅。而这会增加光电二极管的电容以提高其敏感性，也会增加整个的阱容量，同时通过提供一个与四晶体管像素(4T)架构的传输门电路相连的N-植入而改善图像滞后。
发明内容
为了解决现有技术中的上述问题，本发明提供了一种像素，该像素包括：一位于半导体基体上的感光元件；以及一形成在感光元件顶上的p-型掺杂多晶硅层。
上述的像素可以进一步包括：一位于感光元件与一漂浮节点之间的传输晶体管，该传输晶体管可选择性地将信号从感光元件传输至漂浮节点；以及一由漂浮节点控制的放大晶体管。或者，上述的像素可以进一步包括：一位于感光元件与一节点之间的复位晶体管，该复位晶体管选择性地将节点恢复到一参考电压；以及一由节点控制的放大晶体管。
其中，感光元件可以为光电二极管；多晶硅层可以为粗糙的多晶硅层或者是半球状颗粒的多晶硅层。p-型掺杂的多晶硅层可以通过植入方式掺杂的或者采用热扩散方法掺杂的；植入可以使用硼、铟或者二氟化硼。
上述的像素可以集成于一CMOS图像传感器或者集成于一CCD图像传感器，像素本身可以为3T、4T、5T、6T或者7T的结构。
本发明的另一种技术方案是：一种像素，该像素包括一位于半导体基体上的感光元件；以及一形成在感光元件顶上的粗糙的或半球状颗粒的多晶硅层。
本发明的又一种技术方案是：一种像素，该像素包括一位于半导体基体上的感光元件；以及一形成在感光元件顶上的p-型掺杂的粗糙的或半球状颗粒的多晶硅层。
同样地，上述两种技术方案的像素也可以进一步包括：一位于感光元件与一漂浮节点之间的传输晶体管，该传输晶体管可选择性地将信号从感光元件传输至漂浮节点；以及一由漂浮节点控制的放大晶体管。或者，上述两种技术方案的像素也可以进一步包括：一位于感光元件与一节点之间的复位晶体管，该复位晶体管选择性地将节点恢复到一参考电压；以及一由节点控制的放大晶体管。
其中，上述两种技术方案的感光元件可以为光电二极管；多晶硅层可以为粗糙的多晶硅层或者是半球状颗粒的多晶硅层。p-型掺杂的多晶硅层可以通过植入方式掺杂的或者采用热扩散方法掺杂的；植入可以使用硼、铟或者二氟化硼。
上述两种技术方案的的像素可以集成于一CMOS图像传感器或者集成于一CCD图像传感器，像素本身可以为3T、4T、5T、6T或者7T的结构。
进一步地，本发明的再一种技术方案是：一种像素，该像素包括：一位于半导体基体上的感光元件；以及一形成在感光元件顶上的n-型掺杂多晶硅层。
本发明的再一种技术方案还可以是：一种像素，该像素包括：一位于半导体基体上的感光元件；以及一形成在感光元件顶上的n-型掺杂的粗糙的或者半球状颗粒的多晶硅层。
在这两种技术方案中，n-型掺杂的粗糙的多晶硅层或者半球状颗粒的多晶硅层可以为N+掺杂。
另一方面，本发明还提供了一种在p-型基体内形成光电二极管的方法，该方法包括：在p-型基体内形成N-区域；以及在N-区域上形成多晶硅层。其中，多晶硅层为粗糙的多晶硅层或者半球状颗粒的多晶硅层。
上述的方法可以进一步包括如下步骤：在感光元件与漂浮节点之间的形成一传输晶体管，该传输晶体管可以选择性地将信号从感光元件传输至漂浮节点；以及形成一由漂浮节点控制的放大晶体管。或者，上述的方法可以进一步包括如下步骤：在感光元件与节点之间的形成一复位晶体管，该复位晶体管选择性地将节点恢复到一参考电压；以及形成一由节点控制的放大晶体管。
在上述多晶硅层的形成过程中，可以采用p-型掺杂物就地(insitu)掺杂多晶硅层；或者在形成多晶硅层后用p-型掺杂物掺杂该多晶硅层。
类似地，本发明还提供了一种在n-型基体内形成光电二极管的方法，该方法包括：在n-型基体内形成P-区域；以及在P-区域上形成多晶硅层。在该多晶硅层形成过程中，可以采用n-型掺杂物就地掺杂多晶硅层；或者在形成多晶硅层后用n-型掺杂物掺杂该多晶硅层。
本发明的有益效果是：在光电二极管顶上的形成粗糙的多晶硅层或半球状颗粒的多晶硅层，可以使入射光线发生漫反射而有效减少光线反射的损失，从而改善了光电二极管的响应度与量子效率。
附图说明
图1是现有技术中四晶体管像素(4T)的带剖面结构的示意图，其详细地显示了形成在基体层中的光电二极管。
图1A是现有技术中三晶体管像素(3T)的带剖面结构的示意图，其详细地显示了形成在基体层中的光电二极管。
图2是具有防反射涂层(ARC)的4T像素的剖视图。
图3-图7是按本发明一种方法制造具有P+掺杂多晶体硅连接层的像素的剖视图。
图8-图11是按本发明另一种方法制造具有P+掺杂多晶体硅连接层的像素的剖视图。
具体实施方式
在下面的描述中，提供了许多特定细节，以便对本发明的具体实施方式进行透彻的理解。但所属领域的熟练技术人员可以认识到，在没有这些具体细节中的一个或多个的情况下仍能实施本发明，或者采用其它方法、元件等的情况下仍能实施本发明。另外，为了清楚地描述本发明的各种实施方案，因而对众所周知的结构和操作没有示出或进行详细地描述。
在本发明的说明书中，提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本发明的一个实施方案中。因而，在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案；而且，特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。
图1是采用了四个晶体管的有源像素的带剖面结构的示意图。这种有源像素在本领域中叫做4T有源像素。感光元件即本实施方案中的光电二极管101，输出用来调整放大晶体管103的信号。放大晶体管103也被称为源极跟随晶体管。在本发明中，感光元件可为多种器件中的一种，包括但不限制于光电门(photogates)、光电二极管、PIN型光电二极管、部分PIN型光电二极管等，此处感光元件是一个光电二极管(无论是PIN型还是部分PIN型均可)。传输晶体管105用于将光电二极管101输出的信号传输至浮动节点107，该浮动节点107连接在放大晶体管103的门电路处。传输晶体管105被传输门电路控制。
4T有源像素的一个典型特征是传输门电路的存在实现了真正的校正二次取样(correlated double sampling，简称CDS)。另外，通过采用控制供应电压至复位晶体管的方法，可以消除4T像素中的行选择(rowselect，简称RS)晶体管，从而形成一种仅有三个晶体管的“4T有源像素”。可以理解，本发明可以应用于所有的CMOS成像器，无论其具有3个、4个、5个、6个、7个或者更多个晶体管，也可以用于CCD图像传感器。
使用时，在积分周期(也称为曝光周期或者积聚周期)内，光电二极管101产生电荷，这些电荷存储在N-型层内。积分周期后，传输晶体管105开启，并将存储在光电二极管101的N-型层内的电荷传输至浮动节点107。当信号已经被传输到浮动节点107后，传输晶体管105再被关闭，并等待下一次积分周期的开始。
在浮动节点107上的信号随后用于调整放大晶体管103。最后，地址晶体管109被用于定位像素，并选择性地从列位线111上读出信号。通过列位线111读取信号以后，复位晶体管113用于复位浮动节点107到一参考电压。在一实施方案中，该参考电压为Vdd。虽然此处是以4T像素为例介绍本发明的，但是本发明也可以用于3T、5T、6T、7T或者其它类型的像素。实际上，本发明可以用于任何的感光元件，并可用在CMOS或者CCD图像传感器上。
图1A为三个晶体管像素(3T)的设计。在该设计中，传输晶体管被去除，光电二极管的输出节点直接连接到放大晶体管103。进而，复位晶体管113紧邻该光电二极管101，并可以选择性地将光电二极管的输出复位到参考电压Vdd。
从图1和图1A可以看出，入射光线115入射到光电二极管101上。然而，一部分入射光线115被反射，成为反射光线117。这部分反射光线117被浪费掉了，也就是，没有被光电二极管101感应到。
本发明通过增加一个粗糙的多晶硅层，来减小光电二极管101表面的反射。在一实施方案中，该粗糙的多晶硅层可以用p-型掺杂物进行掺杂。这种P+掺杂的、粗糙的多晶硅层至少可以起到两种作用：(1)减小被浪费的入射光线；(2)作为P+连接层。需要指出的是，虽然此处采用CMOS像素进行介绍，但是本发明同样可以应用于CCD像素。
在一实施方案中，P+掺杂的多晶硅层设置在邻近硅表面并位于光电二极管101上方。非常重要的是，对于很宽波长范围的光线，P+掺杂的多晶硅层都能减少在基体/氧化物界面处的反射，并非仅针对特定波长的光线。因此，本发明比使用防反射涂层(ARC)的方法更具优点。图2显示了一个在光电二极管区域上设有ARC的典型4T像素。该ARC的厚度与特定的、要进行反射的光线的波长紧密相关。因此，对于较宽波长范围的入射光线来说，图2中所示的ARC和其结构不是最佳的。
图3表示4T像素的一部分，其显示了在p-型基体或区域中的光电二极管301。像素通过场氧化层(field oxide)分界，在该实施方案中，为浅槽隔离(shallow trench isolation，简称STI)。而且，在图3-图7中显示的光电二极管301是PIN型光电二极管。然而，本发明可以用于任意类型的感光元件，而不限于PIN型光电二极管。图3-图7所示的PIN型光电二极管，其P+掺杂的粗糙多晶硅层(将在后面描述)也起到连接层的作用。图3中还显示了传输晶体管303，其具有被信号TG控制的传输门电路。此外，复位晶体管305设置在邻近传输晶体管303处。复位晶体管的门电路被信号RST控制。
仍参阅图3，采用多步常规步骤，在邻近传输门303与复位门305处形成轻微掺杂的漏极区307；而且在传输门与复位门的侧壁上形成侧壁隔片309；另外，在邻近传输门与复位门处形成若干N+区域，以作为漂浮节点以及Vdd的连接(connection)。这些结构以及形成这些结构的方法，都是现有技术中常用的，这里只是为了描述的完整性而对其作一简单介绍；同时，还完全有可能附加一些步骤，比如增强植入(enhancement implants)、P-阱植入(P-well implants)、轻微掺杂漏极植入(LDD，lightly dopeddrain implants)等，这些都是本领域内熟知的技术，为避免混淆，在此予以省略。
接下来，根据本发明的一种方法，沉积绝缘体层311。该绝缘体层311一般为通过沉积得到的氧化层，比如通过化学气相淀积(chemical Vapor deposition)或者等离子体强化的化学气相淀积。而且，该绝缘体层311可以是与形成侧壁隔片(后面将详细描述)的氧化层相同的氧化层，或者是与在自排列硅化物(self-alignedsilicide，简称salicide)处理过程中的抗蚀保护氧化物(resist protectoxide，简称RPO)相同的氧化层。因此，尽管绝缘体层311可能与其他的氧化物或者电介质层结合在一起，但图3还是显示了一个专门的绝缘体层311，以便清楚地描述本发明。
绝缘体层311的一个目的是作为后面形成P+掺杂多晶硅层的掩膜。因此，如图4所示，设计绝缘体层311的构形并进行掩膜，使光电二极管301的表面暴露。这可以通过常规的掩膜技术和蚀刻技术来完成。而且随后沉积多晶硅层501，请参阅图5。本实施方案中的多晶硅层501是用p-型掺杂物进行掺杂的，例如用硼、铟或者二氟化硼(BF2)进行掺杂。掺杂过程可以在多晶硅层501沉积的就地(insitu)进行，或者可以在多晶硅层501沉积以后采用离子植入的方法进行掺杂。还可以采用热扩散(themaldiffusion)的方法进行掺杂。在一实施方案中，多晶硅层501为粗糙的(或叫起伏不平的)多晶硅(如美国专利5,869,399所描述的形状)或者为半球状颗粒(HSG)多晶硅。这会提供一个粗糙的表面，以减少入射光线的全反射。
需要指出的是，多晶硅层501不一定要用p-型掺杂物进行掺杂。这会得到一个非PIN型的光电二极管。另一种方案是，多晶硅层501不进行掺杂，而是在半导体基体(如图1所示的)中形成一个单独的P+连接层。简而言之，多晶硅层501至少可以用于两种目的中的一个，也可能是用于两种目的。多晶硅层501可以为非掺杂的粗糙的多晶硅层或半球状颗粒的多晶硅层，此时其可以将反射减到最小；多晶硅层501也可以为p-型掺杂的光滑的多晶硅层，此时其可以作为P+连接层，使得光电二极管可以带有很浅的N-区域；另外，如附图所示，多晶硅层501可以为P+掺杂的粗糙的多晶硅层或半球状颗粒的多晶硅层，此时其既用于将反射减到最小又用作P+连接层。
如图6所示，多晶硅层501接下来被进行构形(图案)设计并蚀刻，以使多晶硅层501只覆盖在光电二极管301上。因为采用了粗糙的或半球状颗粒的多晶硅，所以多晶硅层501具有充分的粗糙度。
如图7所示，粗糙度增加了从一个颗粒到另一个颗粒的内反射，而该内反射则提高了传输到光电二极管301的概率。多晶硅颗粒的粗糙度主要通过控制沉积温度来进行控制。最后，如图7所示，在像素结构上沉积一第二绝缘体层701，以填平和保护其下面的结构。
图8-图11示出了形成本发明结构的第二种方法。如图8所示，首先在像素结构上沉积一隔离绝缘层801；然后，在光电二极管301上沉积设有开口805的光刻胶(photoresist)层803。
接下来，如图9所示，采用光刻胶层803作为掩膜，去除光电二极管301上方的隔离绝缘层801。在隔离绝缘层801被蚀刻之后，去除光刻胶层803。
接着，如图10所示，多晶硅层1001被沉积在像素上。然后，设计多晶硅层1001的构形(图案)，蚀刻掉未覆盖在光电二极管区域的那部分多晶硅层1001。在多晶硅层1001定型与蚀刻的过程中，未被光刻胶保护的、位于下面的隔离绝缘层801也被蚀刻，从而形成侧壁隔片。所得结果示于图11中，该图11也包括形成的填平绝缘层(planarizing insulator layer)1101。
上述内容应理解为：这里所介绍的本发明的具体实施方案只是为了描述本发明，但是在不偏离本发明宗旨与范围的情况下，可以进行各种改进和变换。
例如，可以将本发明的概念用于NPN PIN型光电二极管，其掺杂物类型可在附图所示的内容中进行变换。具体地讲，像素可采用p-沟道晶体管，光电二极管可由n-型基体(或N-阱)中的浅的P-区域形成。连接层可由N+掺杂的多晶硅层(粗糙的、半球状颗粒的或者光滑的)形成。因此，本发明的方法和启示也可以应用于与上述描述和附图所揭示的内容具有相反极性的设备。而且，术语“粗糙的多晶硅”是指任何类型的基本上是粗糙表面的多晶硅。
因此，除权利要求之外，本发明不受其它内容的限制。
Claims (43)
1、一种像素，其包括：
一位于半导体基体上的感光元件；以及
一形成在所述感光元件顶部上的p-型掺杂多晶硅层。
2、如权利要求1所述的像素，其进一步包括：
一位于所述感光元件与一浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管；以及
一被所述漂浮节点控制的放大晶体管。
3、如权利要求1所述的像素，其进一步包括：
一位于所述感光元件和一节点之间、可选择性地将所述节点恢复到一参考电压的复位晶体管；以及
一被所述节点控制的放大晶体管。
4、如权利要求1所述的像素，其中，所述的感光元件为光电二极管。
5、如权利要求1所述的像素，其中，所述的多晶硅层为粗糙的多晶硅层。
6、如权利要求1所述的像素，其中，所述的多晶硅层为半球状颗粒的多晶硅层。
7、如权利要求1所述的像素，其中，所述像素集成于一CMOS图像传感器内。
8、如权利要求1所述的像素，其中，所述像素集成于一CCD图像传感器内。
9、如权利要求1所述的像素，其中，所述的像素为3T、4T、5T、6T或者7T结构。
10、如权利要求1所述的像素，其中，所述的p-型掺杂多晶硅层是通过植入方式掺杂的。
11、如权利要求10所述的像素，其中，所述的植入使用的是硼、铟或者二氟化硼。
12、如权利要求1所述的像素，其中，所述的p-型掺杂多晶硅层是采用热扩散方法掺杂的。
13、一种像素，其包括：
一位于半导体基体上的感光元件；以及
一形成在所述感光元件顶部上的粗糙的多晶硅层或半球状颗粒的多晶硅层。
14、如权利要求13所述的像素，其进一步包括：
一位于所述感光元件与浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管；以及
一被所述漂浮节点控制的放大晶体管。
15、如权利要求13所述的像素，其进一步包括：
一位于所述感光元件和一节点之间、可选择性地将所述节点恢复到一参考电压的复位晶体管；以及
一被所述节点控制的放大晶体管。
16、如权利要求13所述的像素，其中，所述的感光元件为光电二极管。
17、如权利要求13所述的像素，其中，所述的像素集成于一CMOS图像传感器内。
18、如权利要求13所述的像素，其中，所述的像素集成于一CCD图像传感器内。
19、如权利要求13所述的像素，其中，所述的像素为3T、4T、5T、6T或者7T结构。
20.一种像素，其包括：
一位于半导体基体上的感光元件；以及
一形成在所述感光元件顶部上的p-型掺杂的粗糙多晶硅层或半球状颗粒多晶硅层。
21、如权利要求20所述的像素，其进一步包括：
一位于所述感光元件与浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管；以及
一被所述漂浮节点控制的放大晶体管。
22、如权利要求20所述的像素，其进一步包括：
一位于所述感光元件和一节点之间、可选择性地将所述节点恢复到一参考电压的复位晶体管；以及
一被所述节点控制的放大晶体管。
23、如权利要求20所述的像素，其中，所述的感光元件为光电二极管。
24、如权利要求20所述的像素，其中，所述的像素集成于一CMOS图像传感器内。
25、如权利要求20所述的像素，其中，所述的像素集成于一CCD图像传感器内。
26、如权利要求20所述的像素，其中，所述的像素为3T、4T、5T、6T或者7T结构。
27、如权利要求20所述的像素，其中，所述的p-型掺杂多晶硅层是通过植入方式掺杂的。
28、如权利要求27所述的像素，其中，所述的植入使用的是硼、铟或者二氟化硼。
29、如权利要求20所述的像素，其中，所述的p-型掺杂多晶硅层是采用热扩散方法掺杂的。
30、一种在p-型基体内形成光电二极管的方法，其包括：
在所述的p-型基体内形成N-区域；以及
在所述的N-区域上形成多晶硅层。
31、如权利要求30所述的方法，其中，所述的多晶硅层为粗糙的多晶硅层或者半球状颗粒的多晶硅层。
32、如权利要求30所述的方法，其进一步包括：
形成一位于所述感光元件与浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管；以及
形成一被所述漂浮节点控制的放大晶体管。
33、如权利要求30所述的方法，其进一步包括：
形成一位于所述感光元件和一节点之间、可选择性地将所述节点恢复到一参考电压的复位晶体管；以及
形成一被所述节点控制的放大晶体管。
34、如权利要求30所述的方法，其中，在所述的多晶硅层形成过程中，采用p-型掺杂物就地掺杂所述的多晶硅层。
35、如权利要求30所述的方法，其进一步包括一个用p-型掺杂物掺杂所述多晶硅层的步骤。
36、一种在n-型基体内形成光电二极管的方法，其包括：
在所述n-型基体内形成P-区域；以及
在所述的P-区域上形成多晶硅层。
37、如权利要求36所述的方法，其中，所述的多晶硅层为粗糙的多晶硅层或者半球状颗粒的多晶硅层。
38、如权利要求36所述的方法，其中，在所述的多晶硅层形成过程中，采用n-型掺杂物就地掺杂所述的多晶硅层。
39、如权利要求36所述的方法，其进一步包括一个用n-型掺杂物掺杂所述多晶硅层的步骤。
40、一种像素，其包括：
一位于半导体基体上的感光元件；以及
一形成在所述感光元件顶部上的n-型掺杂多晶硅层。
41、如权利要求40所述的像素，其中，所述的多晶硅层为粗糙的多晶硅层或者半球状颗粒的多晶硅层。
42.一种像素，其包括：
一位于半导体基体上的感光元件；以及
一形成在所述感光元件顶部上的n-型掺杂的粗糙多晶硅层或者半球状颗粒多晶硅层。
43、如权利要求42所述的像素，其中，所述的n-型掺杂的粗糙的多晶硅层或者半球状颗粒的多晶硅层为N+掺杂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/003,298 US20060118781A1 (en) | 2004-12-03 | 2004-12-03 | Image sensor and pixel having a polysilicon layer over the photodiode |
| US11/003,298 | 2004-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1819277A true CN1819277A (zh) | 2006-08-16 |
Family
ID=35911176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510126605.6A Pending CN1819277A (zh) | 2004-12-03 | 2005-12-01 | 光电二极管上设有多晶硅层的图像传感器及像素 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060118781A1 (zh) |
| EP (1) | EP1667233A3 (zh) |
| CN (1) | CN1819277A (zh) |
| TW (1) | TWI295503B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346674A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 半导体硅晶片的制备方法、硅晶片及图像传感器 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7456452B2 (en) * | 2005-12-15 | 2008-11-25 | Micron Technology, Inc. | Light sensor having undulating features for CMOS imager |
| US7924332B2 (en) * | 2007-05-25 | 2011-04-12 | The Trustees Of The University Of Pennsylvania | Current/voltage mode image sensor with switchless active pixels |
| US8212327B2 (en) * | 2008-03-06 | 2012-07-03 | Sionyx, Inc. | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme |
| US20090302409A1 (en) * | 2008-06-04 | 2009-12-10 | Omnivision Technologies, Inc. | Image sensor with multiple thickness anti-relfective coating layers |
| US8679959B2 (en) * | 2008-09-03 | 2014-03-25 | Sionyx, Inc. | High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation |
| TWI382554B (zh) * | 2008-10-30 | 2013-01-11 | Au Optronics Corp | 光感測元件及其製作方法 |
| US8207051B2 (en) | 2009-04-28 | 2012-06-26 | Sionyx, Inc. | Semiconductor surface modification |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| JP5961332B2 (ja) * | 2009-09-17 | 2016-08-02 | サイオニクス、エルエルシー | 感光撮像素子および関連方法 |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| WO2011160130A2 (en) | 2010-06-18 | 2011-12-22 | Sionyx, Inc | High speed photosensitive devices and associated methods |
| KR102024495B1 (ko) | 2010-12-21 | 2019-09-23 | 사이오닉스, 엘엘씨 | 기판 손상을 감소시키는 반도체 소자 및 관련 방법 |
| US8861909B2 (en) | 2011-02-17 | 2014-10-14 | Cornell University | Polysilicon photodetector, methods and applications |
| KR102586396B1 (ko) | 2011-03-10 | 2023-10-10 | 사이오닉스, 엘엘씨 | 3차원 센서, 시스템, 및 관련 방법 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US8865507B2 (en) | 2011-09-16 | 2014-10-21 | Sionyx, Inc. | Integrated visible and infrared imager devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US9209345B2 (en) | 2013-06-29 | 2015-12-08 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3006539B2 (ja) * | 1997-05-12 | 2000-02-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5869399A (en) | 1997-08-07 | 1999-02-09 | Mosel Vitelic Inc. | Method for increasing utilizable surface of rugged polysilicon layer in semiconductor device |
| US6232626B1 (en) * | 1999-02-01 | 2001-05-15 | Micron Technology, Inc. | Trench photosensor for a CMOS imager |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| US6310366B1 (en) * | 1999-06-16 | 2001-10-30 | Micron Technology, Inc. | Retrograde well structure for a CMOS imager |
| US6291289B2 (en) * | 1999-06-25 | 2001-09-18 | Micron Technology, Inc. | Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6504196B1 (en) * | 2001-08-30 | 2003-01-07 | Micron Technology, Inc. | CMOS imager and method of formation |
| KR20030057677A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 |
| KR100462164B1 (ko) * | 2002-01-11 | 2004-12-17 | 매그나칩 반도체 유한회사 | 필팩터를 향상시킨 씨모스 이미지센서 |
| US6723613B2 (en) * | 2002-07-02 | 2004-04-20 | Semiconductor Manufacturing International (Shanghai) Corporation | Method of forming an isolated-grain rugged polysilicon surface via a temperature ramping step |
| US6847051B2 (en) * | 2003-05-23 | 2005-01-25 | Micron Technology, Inc. | Elevated photodiode in an image sensor |
-
2004
- 2004-12-03 US US11/003,298 patent/US20060118781A1/en not_active Abandoned
-
2005
- 2005-11-02 TW TW094138470A patent/TWI295503B/zh active
- 2005-11-17 EP EP05257097A patent/EP1667233A3/en not_active Withdrawn
- 2005-12-01 CN CN200510126605.6A patent/CN1819277A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346674A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 半导体硅晶片的制备方法、硅晶片及图像传感器 |
| CN108346674B (zh) * | 2018-01-30 | 2019-01-18 | 武汉新芯集成电路制造有限公司 | 半导体硅晶片的制备方法、硅晶片及图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI295503B (en) | 2008-04-01 |
| EP1667233A3 (en) | 2009-11-18 |
| US20060118781A1 (en) | 2006-06-08 |
| TW200620645A (en) | 2006-06-16 |
| EP1667233A2 (en) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1819277A (zh) | 光电二极管上设有多晶硅层的图像传感器及像素 | |
| US7772027B2 (en) | Barrier regions for image sensors | |
| US7115923B2 (en) | Imaging with gate controlled charge storage | |
| US7829921B2 (en) | Optimized transistor for imager device | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US7612392B2 (en) | Image sensor with a gate electrode between the photoelectric conversion region and the charge detection region, the gate electrode comprising p-type and n-type regions adjacent to one another and method of fabricating the same | |
| US7622321B2 (en) | High dielectric constant spacer for imagers | |
| US20100330724A1 (en) | Solid-state imaging device and electronic device | |
| CN1787223A (zh) | Cmos图像传感器的局部互连结构及其形成方法 | |
| US20070131988A1 (en) | CMOS image sensor devices and fabrication method thereof | |
| KR20070035066A (ko) | 이미지 센서용 중수소화 구조 및 그 형성 방법 | |
| JP2006526290A (ja) | Ｃｍｏｓａｐｓ用のダブルピンフォトダイオードおよびその形成方法 | |
| US20030062561A1 (en) | Alternate method for photodiode formation in CMOS image sensors | |
| US8828775B2 (en) | Image sensor and method for fabricating same | |
| US20160225806A1 (en) | Semiconductor device, method of manufacturing semiconductor device, and solid-state imaging apparatus | |
| US20070246788A1 (en) | N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk | |
| US8105864B2 (en) | Method of forming barrier regions for image sensors | |
| CN1941423A (zh) | 突起的硅光电二极管 | |
| CN1832140B (zh) | 用于图像传感器的自对准金属硅化物处理方法 | |
| CN1832136A (zh) | 图像传感器中采用化学机械抛光的自对准金属硅化物工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20060816 |