CN1812317A - 同步媒介访问控制器 - Google Patents
同步媒介访问控制器 Download PDFInfo
- Publication number
- CN1812317A CN1812317A CNA2005100325536A CN200510032553A CN1812317A CN 1812317 A CN1812317 A CN 1812317A CN A2005100325536 A CNA2005100325536 A CN A2005100325536A CN 200510032553 A CN200510032553 A CN 200510032553A CN 1812317 A CN1812317 A CN 1812317A
- Authority
- CN
- China
- Prior art keywords
- time
- frame
- clock
- processing unit
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种同步媒介访问控制器SMAC，目的是提供一种具有时间传递、时间检测和时钟再生功能的SMAC，使得在MAC层实现高精度时间传递以及多节点同步测试所需的同步秒脉冲时钟信号再生。技术方案是它是一个集成电路，由媒介访问控制器、时间传递服务单元、时间标记处理单元、时间同步处理单元、时钟信号再生单元以及本地时钟处理单元组成，各单元之间通过总线接口或时钟信号线互连。本发明具有时间传递、时间检测以及时钟再生功能，可在MAC层实现时间传递，且能面向网络测试提供再生秒脉冲时钟信号，可实现多节点同步数据采集，采用本发明进行时间传递同步精度高。
Description
技术领域
本发明涉及媒介访问控制器(MAC，Medium Access Controller)，尤其是可面向工业测试与自动化系统网络实现高精度时间传递以及时钟再生功能的同步媒介访问控制器(SMAC，Synchronization Medium Access Controller)，特别适合应用在微型网络终端和测试探头中的高精度时间传递和时钟再生。
背景技术
基于MAC的网络技术已得到飞速发展与广泛应用，为实现不同节点的同步测试等业务应用，节点之间需要在时间上实现统一，尤其是相对于某一时间标准的统一。目前市场上可买到的MAC和技术资料公布的MAC均不具有时间传递和时钟再生功能，使得采用MAC进行时间传递的方法如SynUTC和IEEE 1588等都比较复杂，需要高层协议支持与参与，给网络增加较大负载，且由于MAC不具有时间传递功能，使得网络时间传递方法都是闭环的，即需要一个独立的往返传递包过程来估计时间同步帧的单向传递时延，使得时间传递精度降低，目前公布的最好的时间传递精度达到100ns；同时由于MAC不具有时钟再生功能，即不能在各个节点再生同步的秒脉冲时钟信号，使得多网点同步测试中缺少标准时间脉冲信号作为参考，进而产生同步采样脉冲比较困难。
发明内容
本发明要解决的技术问题是设计一种具有时间传递、时间检测和时钟再生功能的SMAC，使得在MAC层实现高精度时间传递以及多节点同步测试所需的同步秒脉冲时钟信号再生。
本发明的技术方案是：本发明SMAC是一个集成电路，由媒介访问控制器、时间传递服务单元、时间标记处理单元、时间同步处理单元、时钟信号再生单元以及本地时钟处理单元组成，各单元之间通过总线接口或时钟信号线实现互连。
媒介访问控制器是符合具体网络协议的传输媒介访问控制电路，执行媒介存取与控制协议，实现帧的发送与接收，它通过总线接口与上层逻辑和时间传递服务单元互连，通过物理层PHY(Physical Layer)数字接口(如AUI/MII/RMII/GMII等)与时间标记处理单元互连。它一方面从上层逻辑与时间传递服务单元接收数据帧和时间帧(包括测量帧、应答帧、请求帧和同步帧)，对帧进行校验和计算与排队处理，等待链路空闲时，传递给时间标记处理单元进行帧发送，一方面接收时间标记处理单元转发的来自PHY的帧，并将所有的帧传递给上层逻辑，将时间帧传递给与时间传递服务单元。
时间传递服务单元是一个处理器，它协调管理时间传递过程，提供时间服务，产生时间传递所需的测量帧和同步帧，以及计算
链路时延和存储SMAC状态属性与时间变量，通过总线接口与上层逻辑、媒介访问控制器、时间标记处理单元和本地时钟处理单元连接，由帧服务模块、时间服务模块和SMAC属性变量区组成，帧服务模块和时间服务模块与SMAC属性变量区之间通过总线接口连接。帧服务模块通过数据总线与媒介访问控制器接口，产生测量帧、应答帧、同步帧以及请求帧，并向媒介访问控制器发送，测量帧在SMAC建立连接时产生，用于测量链路时延；应答帧用于对接收到的测量帧进行应答；同步帧在SMAC作为主节点时可以定时产生或接收到从节点的请求帧时产生，用于实现标准时间由主节点向从节点传递以及对交换时延进行测量；请求帧在SMAC作为从节点时可以定时产生，以实现向主节点请求发送同步帧。时间服务模块通过总线接口与上层逻辑、本地时钟处理单元、时间标记处理单元相连，接收上层逻辑的时间服务请求，从本地时钟处理单元读取当前时间进行应答；该模块根据时间标记处理单元从应答帧中提取的时戳信息计算出链路时延Δτlink，并存储到SMAC属性变量区中；对于工作在交换设备中的SMAC，该模块同时还接收时间标记处理单元从同步帧中提取的时戳信息，通过总线接口存储到交换设备的时间变量存储区中。SMAC属性变量区是存储配置信息以及时间信息的寄存器，存储节点角色、同步帧产生的时间间隔和链路状态等配置信息以及链路时延和时戳信息等与时间相关的信息；它通过总线接口接收来自上层逻辑的配置信息、来自时间标记处理单元提取的时戳信息以及来自时间服务模块的链路时延信息，并向上层逻辑和帧服务模块提供配置信息和时间信息访问接口。假设应答帧中提取的时戳信息中的发送时戳和滞留时延为TS发和Δτstay，接收到应答帧的接收时戳为TS收，则链路时延Δτlink等于往返链路传播时延的一半，即：
Δτlink＝(TS收-TS发-Δτstay)/2
时间标记处理单元是一个处理器，它从媒介访问控制器接收帧，检测测量帧、应答帧和同步帧并标记收发时戳、提取帧中时戳信息以及向帧中插入时戳信息，由发送检测标记模块、接收检测标记模块以及校验和计算模块组成。该单元位于媒介访问控制器与PHY之间的物理层数字接口上，通过物理层数字接口与媒介访问控制器和PHY连接，同时通过总线接口与时间传递服务单元、时间同步处理单元和本地时钟处理单元连接。发送检测标记模块从媒介访问控制器接收帧，检测出测量帧、应答帧和同步帧，对于测量帧和当前SMAC新产生的同步帧插入发送时戳，对于应答帧计算并插入滞留时延，对于传递与交换中的同步帧则计算与插入路径时延；校验和计算模块对发送检测标记模块插入了时戳信息的帧重新计算校验和，向PHY发送；接收检测标记模块检测从PHY接收到的测量帧、应答帧和同步帧，记录帧的接收时戳，提取帧中的时戳信息(包括测量帧中的源节点发送时戳、应答帧中的源节点发送时戳与帧滞留时延以及同步帧中的主节点发送时戳与帧路径时延)，并将提取的时戳信息通过总线接口传递给时间传递服务单元和时间同步处理单元。收发时戳是通过总线接口从本地时钟处理单元读取的时间。时间标记处理单元对数据帧直接转发而不做任何处理。
时间同步处理单元是一个由脉冲信号产生器和2个加法器组成的逻辑电路，计算路径时延和补偿处理时延，产生与时间源时间同步的时钟信号，它通过总线接口与时间标记处理单元、时钟信号再生单元和本地时钟处理单元连接。第一加法器接收时间标记处理单元提取的同步帧中的路径时延以及时间传递服务单元SMAC属性变量区中存储的链路时延，计算出同步帧传递的路径时延给脉冲信号产生器和第二加法器，假设链路时延为Δτlink，提取的路径时延为Δτpath1，则第一加法器计算的路径时延Δτpath2为提取的路径时延与链路时延之和，即：
Δτpath2＝Δτpath1+Δτlink
脉冲信号产生器是产生脉冲信号并记录脉冲上升沿时刻的电路，在接收到第一加法器计算的路径时延Δτpath2的同时产生一个脉冲信号，并从本地时钟处理单元提取脉冲信号上升沿时刻信息T节点，该脉冲信号作为同步脉冲向外输出给时钟信号再生单元和本地时钟处理单元，将T节点传递给第二加法器。
第二加法器接收脉冲信号产生器记录的脉冲信号上升沿时刻信息T节点、第一加法器计算的路径时延Δτpath2以及时间标记处理单元标记的同步帧接收时戳TS收和从同步帧中提取的主节点发送时戳TS源，计算出同步时间T同步(发送时戳、路径时延与处理时延之和)：
T同步＝TS源+Δτpath2+(T节点-TS收)
其中，T节点-TS收为时间标记处理单元标记同步帧到脉冲信号产生器产生同步脉冲信号期间产生的处理时延。
T同步即为同步于主节点时间源时间的同步脉冲信号上升沿时刻，该时刻信息与同步脉冲一起作为同步时钟信号输出给时钟信号再生单元和本地时钟处理单元。
时钟信号再生单元是一个延迟输出脉冲、产生秒脉冲以及选择脉冲信号的逻辑电路，它通过总线接口与时间同步处理单元连接，通过时钟信号线与本地时钟处理单元连接。它接收时间同步处理单元产生的同步时钟信号，进行整秒时延补偿和空秒信号填补后，再生与主节点时间源时间同步的1PPS时钟信号，由处理器、整秒时延补偿模块和空秒信号填补模块组成。
处理器接收同步时钟信号中的同步时间T同步，根据本地时钟处理单元输出的时钟脉冲频率，计算出T同步相对于最近下一个整秒时刻时间差所对应的时延比较值给整秒时延补偿模块，计算出一个整秒所对应的整秒比较值给空秒信号填补模块；同时，根据当前秒内是否接收到T同步，产生填补使能信号给空秒信号填补模块。处理器接收空秒信号填补模块输出的1PPS时钟信号，每接收到一个1PPS脉冲后，重新进行填补使能信号判断，在接收到T同步时为填补无效，没有接收到T同步时为填补有效。
整秒时延补偿模块是一个脉冲延迟输出电路，通过总线接口接收时间同步处理单元产生的同步时钟信号，将非整秒对齐同步脉冲信号进行时延补偿，产生整秒对齐时钟脉冲并发送给空秒信号填补模块。
空秒信号填补模块是一个本地秒脉冲产生与脉冲信号选择电路，通过信号线接收整秒时延补偿模块产生的整秒对齐时钟脉冲，同时通过时钟信号线接收本地时钟处理单元输出的时钟脉冲，用于填补整秒对齐时钟脉冲中空缺的整秒信号，产生与主节点时间同步的1PPS时钟信号及时间信息。该模块以本地时钟处理单元输出的时钟脉冲作为计数脉冲，根据处理器通过总线接口传递的整秒比较值计数产生秒脉冲，当处理器通过信号线传递的填补使能信号为填补有效时，选择整秒对齐时钟脉冲作为输出，实现空缺整秒信号的填补，最后输出的脉冲信号即为1PPS时钟信号。
本地时钟处理单元是产生时间信息以及时钟脉冲的电路，由计时模块、倍频模块和时间修正模块组成。它通过时钟线与外部晶振或时间源(如GPS)连接，通过总线接口与时间传递服务单元、时间同步处理单元和时间标记处理单元连接，通过时钟信号线与时钟信号再生单元连接。计时模块是一个计时器，它接收外部晶振经倍频模块倍频后的时钟脉冲或时间源的时钟脉冲，进行计时产生时间信息输出给时间标记处理单元和时间同步处理单元。外部晶振由倍频模块倍频后产生时钟脉冲信号输出给时钟信号再生单元；时间修正模块通过总线接口接收时间同步处理单元输出的与时间源同步的时间信号，计算出节点相对于主节点时间源时间的偏差，通过对倍频模块的参数进行控制，实现对本地时间的校正。当前节点时钟相对于主节点时间源时间的偏差ΔT等于时间同步处理单元脉冲时刻记录器记录的时间T节点减去同步时间T同步，即：
ΔT＝T节点-T同步
时间传递服务单元的帧服务模块产生的测量帧是符合具体网络协议帧结构的数据传输单元，用于测量直接互连的两个SMAC之间在建立连接时的链路时延。测量帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型、测量帧标志字、测量帧ID、源节点发送时戳以及帧滞留时延，帧类型域标记当前帧的类型(区别测量帧、同步帧和其他帧)，测量帧标志字域标记帧类型(区别测量帧和应答帧)，测量帧ID域记录当前测量帧的序号，源节点发送时戳域记录帧在源节点发送时的时间，帧滞留时延域记录从测量帧进入目的节点SMAC到应答帧离开时所经历的时延。源节点SMAC成功与目的节点SMAC建立连接后创建测量帧，并在发送帧时以源节点时间为基准填充发送时戳域并初始化帧滞留时延域为零。帧滞留时延域由目的节点SMAC在发送测量帧的应答帧时以其本地时钟为基准进行计算并填充。
时间传递服务单元的帧服务模块产生的同步帧是符合具体网络协议帧结构的数据传输单元，用于传递标准时间信息、测量交换时延以及传递路径时延信息。同步帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型、同步帧标志字、同步帧ID、主节点发送时戳以及帧路径时延。帧类型域标记当前帧的类型(区别测量帧、同步帧和其他帧)，同步帧标志字域用于标记帧类型(区别同步帧和请求帧)，同步帧ID域记录当前同步帧的序号，主节点发送时戳域记录帧在主节点发送时的时间，帧路径时延域记录同步帧从主节点SMAC传递到从节点SMAC的时延信息。同步帧由主节点SMAC定时产生或接收到从节点的请求帧时产生，并在发送帧时由SMAC填充发送时戳域并初始化帧路径时延域为零；帧路径时延域由SMAC交换设备的发送端口SMAC计算和填充，在每一个接收端口SMAC被提取。
1个配置SMAC的主节点、0个或多个配置SMAC的交换设备和1个配置SMAC的从节点组成一条时间传递链。节点是时间传递链中的时间传递的起点或终点，主节点是时间传递的起点，从节点是时间传递的终点。一个节点中配置一个SMAC，一个交换设备中可配置多个SMAC。SMAC在节点中向上通过总线接口与上层逻辑(如网络层)互连，向下通过物理层数字接口与PHY互连。SMAC在交换设备中位于交换逻辑与物理层之间，与交换逻辑通过总线接口互连，与PHY通过物理层数字接口相连，同时每一个SMAC还通过总线接口与时间变量存储区相连。交换逻辑实现帧交换，SMAC实现帧的收发以及与时间相关的处理和计算，时间变量存储区存储时间信息并在各SMAC之间共享。一个节点SMAC经通信链路与另一个节点SMAC连接，或与交换设备的一个SMAC连接，交换设备之间通过一对SMAC相连。主节点SMAC外接时间源，为时间传递链提供标准时间。主节点SMAC通过时间传递链向从节点SMAC广播含有时间信息的同步帧；时间传递链通过SMAC实时测量出同步帧由主节点SMAC到从节点SMAC传递过程中产生的路径时延；从节点SMAC通过同步帧传递的标准时间信息和路径时延计算出与主节点时间源的时间偏差，通过此时间偏差实现对从节点时间的校正。
采用本发明能产生以下技术效果：
1.SMAC除了具有媒介访问控制功能外，还在物理层数字接口实现与时间传递和统一相关的功能与操作，能产生测量帧和同步帧，具有时间传递、时间检测以及时钟再生功能，因此可在MAC层实现时间传递，无需MAC以上的高层协议和程序支持，增加网络负载小；
2.SMAC能面向网络测试提供再生秒脉冲时钟信号，可实现多节点同步数据采集；
3.对于由一个交换设备相连的网络，交换设备和节点配置的时钟频率稳定度≤10-9时，采用SMAC进行时间传递可实现各个从节点之间十纳秒量级的同步精度；
4.SMAC是一个集成电路，可采用FPGA、ASIC或微处理器设计，实现简单。
附图说明
图1是背景技术中现有MAC逻辑结构图。
图2是本发明SMAC逻辑结构图。
图3是本发明SMAC时间传递服务单元逻辑结构图。
图4是本发明SMAC时间标记处理单元逻辑结构图。
图5是本发明SMAC时间同步处理单元逻辑结构图。
图6是本发明SMAC时钟信号再生单元逻辑结构图。
图7是本发明SMAC本地时钟处理单元逻辑结构图。
图8是本发明SMAC时间处理示意图。
图9是本发明SMAC测量帧结构图。
图10是本发明SMAC同步帧结构图。
具体实施方式
图1是现有MAC结构图。MAC即媒介访问控制器位于上层逻辑与PHY之间，执行媒介访问与控制协议，实现帧的发送与接收。基于MAC时间同步所需要的帧由上层协议和程序产生，时间同步过程需要上层协议支持，MAC层没有产生帧的功能也没有时钟再生能力。
图2是本发明SMAC逻辑结构图。SMAC是一个集成电路，由媒介访问控制器、时间传递服务单元、时间标记处理单元、时间同步处理单元、时钟信号再生单元、本地时钟处理单元组成，各单元之间通过总线接口或时钟信号线实现互连。
媒介访问控制器是符合具体网络协议的传输媒介访问控制电路，执行媒介存取与控制协议，实现帧的发送与接收。该单元通过总线接口与上层逻辑和时间传递服务单元互连，通过物理层数字接口与时间标记处理单元互连。它一方面从上层逻辑与时间传递服务单元接收数据帧和时间帧，对帧进行校验和计算与排队处理，等待链路空闲时，传递给时间标记处理单元进行帧发送，一方面接收时间标记处理单元转发的来自PHY的帧，并将所有的帧传递给上层逻辑，将时间帧传递给与时间传递服务单元。时间传递服务单元是一个处理器，它协调管理时间传递过程，提供时间服务，产生时间传递所需的测量帧和同步帧，以及计算时延和存储SMAC状态属性与时间变量，通过总线接口与上层逻辑、媒介访问控制器、时间标记处理单元和本地时钟处理单元连接。时间标记处理单元是一个处理器，它从媒介访问控制器接收帧，检测测量帧、应答帧和同步帧并标记收发时戳、提取帧中时戳信息以及向帧中插入时戳信息，它位于媒介访问控制器与PHY之间的物理层数字接口上，通过物理层数字接口与媒介访问控制器和PHY连接，同时通过总线接口与时间传递服务单元、时间同步处理单元和本地时钟处理单元连接。时间同步处理单元计算路径时延和补偿处理时延，产生与时间源时间同步的时钟信号，它通过总线接口与时间标记处理单元、时钟信号再生单元和本地时钟处理单元连接。时钟信号再生单元是一个延迟输出脉冲、产生秒脉冲以及选择脉冲信号的逻辑电路，通过总线接口接收时间同步处理单元产生的同步时钟信号，进行整秒时延补偿和空秒信号填补后，再生与主节点时间源时间同步的1PPS时钟信号，它通过总线接口与时间同步处理单元连接，通过时钟信号线与本地时钟处理单元连接。本地时钟处理单元是产生时间信息以及时钟脉冲的电路，它通过时钟线与外部晶振或时间源(如GPS)连接，通过总线接口与时间传递服务单元、时间同步处理单元和时间标记处理单元连接，通过时钟信号线与时钟信号再生单元连接。
图3是本发明SMAC时间传递服务单元逻辑结构图。时间传递服务单元是一个处理器，它协调管理时间传递过程，提供时间服务，产生时间传递所需的测量帧和同步帧，以及计算时延和存储SMAC状态属性与时间变量，通过总线接口与上层逻辑、媒介访问控制器、时间标记处理单元和本地时钟处理单元连接，由帧服务模块、时间服务模块和SMAC属性变量区组成，帧服务模块和时间服务模块与SMAC属性变量区之间通过总线接口连接。帧服务模块是处理器一个进程，通过数据总线与媒介访问控制器接口，产生测量帧、应答帧、同步帧以及请求帧，并向媒介访问控制器发送。时间服务模块是处理器的另一个进程，通过总线接口与上层逻辑、本地时钟处理单元、时间标记处理单元相连，接收上层逻辑的时间服务请求，从本地时钟处理单元读取当前时间进行应答；该模块根据时间标记处理单元从应答帧中提取的时戳信息计算出链路时延，并存储到SMAC属性变量区中；对于工作在交换设备中的SMAC，该模块同时还接收时间标记处理单元从同步帧中提取的时戳信息，通过总线接口存储到交换设备的时间变量存储区中。SMAC属性变量区是存储配置信息以及时间信息的寄存器，存储节点角色、同步帧产生的时间间隔和链路状态等配置信息以及链路时延和时戳信息等与时间相关的信息；它通过总线接口接收来自上层逻辑的配置信息、来自时间标记处理单元提取的时戳信息以及来自时间服务模块的链路时延信息，并向上层逻辑和帧服务模块提供配置信息和时间信息访问接口。假设应答帧中提取的时戳信息中的发送时戳和滞留时延为TS发和Δτstay，接收到应答帧的接收时戳为TS收，则链路时延Δτlink等于往返链路传播时延的一半，即：
Δτlink＝(TS收-TS发-Δτstay)/2
图4是本发明SMAC时间标记处理单元逻辑结构图。时间标记处理单元是一个处理器，它从媒介访问控制器接收帧，检测测量帧、应答帧和同步帧并标记收发时戳、提取帧中时戳信息以及向帧中插入时戳信息，由发送检测标记模块、接收检测标记模块以及校验和计算模块组成。该单元位于媒介访问控制器与PHY之间的物理层数字接口上，通过物理层数字接口与媒介访问控制器和PHY连接，同时通过总线接口与时间传递服务单元、时间同步处理单元和本地时钟处理单元连接。发送检测标记模块从媒介访问控制器接收帧，检测出测量帧、应答帧和同步帧，对于测量帧和当前SMAC新产生的同步帧插入发送时戳，对于应答帧计算并插入滞留时延，对于传递与交换中的同步帧则计算与插入路径时延；校验和计算模块对发送检测标记模块插入了时戳信息的帧重新计算校验和，向PHY发送；接收检测标记模块检测从PHY接收到的测量帧、应答帧和同步帧，记录帧的接收时戳，提取帧中的时戳信息(包括测量帧中的源节点发送时戳、应答帧中的源节点发送时戳与帧滞留时延以及同步帧中的主节点发送时戳与帧路径时延)，并将提取的时戳信息通过总线接口传递给时间传递服务单元和时间同步处理单元。收发时戳是通过总线接口从本地时钟处理单元读取的时间。时间标记处理单元对数据帧直接转发而不做任何处理。
图5是本发明SMAC时间同步处理单元逻辑结构图。时间同步处理单元是一个由脉冲信号产生器和2个加法器组成的逻辑电路，计算路径时延和补偿处理时延，产生与时间源时间同步的时钟信号，它通过总线接口与时间标记处理单元、时钟信号再生单元和本地时钟处理单元连接。第一加法器接收时间标记处理单元提取的同步帧中的路径时延以及时间传递服务单元SMAC属性变量区中存储的链路时延，计算出同步帧传递的路径时延给脉冲信号产生器和第二加法器：假设链路时延为Δτlink，提取的路径时延为Δτpath1，则第一加法器计算的路径时延Δτpath2为提取的路径时延与链路时延之和，即：
Δτpath2＝Δτpath1+Δτlink
脉冲信号产生器是一个脉冲信号产生与记录脉冲上升沿时刻的电路，在接收到第一加法器计算的路径时延Δτpath2的同时产生一个脉冲信号，并从本地时钟处理单元提取脉冲信号上升沿时刻信息T节点，该脉冲信号作为同步脉冲向外输出给时钟信号再生单元和本地时钟处理单元，将T节点传递给第二加法器。
第二加法器接收脉冲信号产生器记录的脉冲信号上升沿时刻信息T节点、第一加法器计算的路径时延Δτpath2以及时间标记处理单元标记的同步帧接收时戳TS收和从同步帧中提取的主节点发送时戳TS源，计算出同步时间T同步(发送时戳、路径时延与处理时延之和)：
T同步＝TS源+Δτpath2+(T节点-TS收)
其中，T节点-TS收为时间标记处理单元标记同步帧到脉冲信号产生器产生同步脉冲信号期间产生的处理时延。
T同步即为同步于主节点时间源时间的同步脉冲信号上升沿时刻，该时刻信息与同步脉冲一起作为同步时钟信号输出给时钟信号再生单元和本地时钟处理单元。
图6是本发明SMAC时钟信号再生单元逻辑结构图。时钟信号再生单元是一个延迟输出脉冲、产生秒脉冲以及选择脉冲信号的逻辑电路，通过总线接口接收时间同步处理单元产生的同步时钟信号，进行整秒时延补偿和空秒信号填补后，再生与主节点时间源时间同步的1PPS时钟信号，由整秒时延补偿模块、空秒信号填补模块和处理器组成，它通过总线接口与时间同步处理单元连接，通过时钟信号线与本地时钟处理单元连接。
处理器通过总线接口接收同步时钟信号中的同步时间T同步，根据本地时钟处理单元输出的时钟脉冲频率，计算出T同步相对于最近下一个整秒时刻时间差所对应的时延比较值给整秒时延补偿模块，以及计算出一个整秒所对应的整秒比较值给空秒信号填补模块；同时，根据当前秒内是否接收到同步时间T同步，产生填补使能信号给空秒信号填补模块。处理器通过信号线接收空秒信号填补模块输出的1PPS时钟信号，每接收到一个1PPS脉冲后，重新进行填补使能信号判断，在接收到同步时间T同步时为填补无效，没有接收到同步时间T同步时为填补有效。
整秒时延补偿模块是一个脉冲延迟输出电路，通过总线接口接收时间同步处理单元产生的同步时钟信号，将非整秒对齐同步脉冲信号进行时延补偿，产生整秒对齐时钟脉冲并发送给空秒信号填补模块。
空秒信号填补模块是一个本地秒脉冲产生与脉冲信号选择电路，通过信号线接收整秒时延补偿模块产生的整秒对齐时钟脉冲，以及通过时钟信号线接收本地时钟处理单元输出的时钟脉冲，用于填补整秒对齐时钟脉冲中空缺的整秒信号，产生与主节点时间同步的1PPS时钟信号及时间信息。该模块以本地时钟处理单元输出的时钟脉冲作为计数脉冲，根据处理器通过总线接口传递的整秒比较值计数产生秒脉冲，当处理器通过信号线传递的填补使能信号为填补有效时，选择整秒对齐时钟脉冲作为输出，实现空缺整秒信号的填补，最后输出的脉冲信号即为1PPS时钟信号。
图7是本发明SMAC本地时钟处理单元逻辑结构图。本地时钟处理单元是产生时间信息以及时钟脉冲的电路，由计时模块、倍频模块和时间修正模块组成。它通过时钟线与外部晶振或时间源(如GPS)连接，通过总线接口与时间传递服务单元、时间同步处理单元和时间标记处理单元连接，通过时钟信号线与时钟信号再生单元连接。计时模块是一个计时器，它接收外部晶振经倍频模块倍频后的时钟脉冲或时间源的时钟脉冲，进行计时产生时间信息输出给时间标记处理单元和时间同步处理单元。外部晶振由倍频模块倍频后产生时钟脉冲信号输出给时钟信号再生单元；时间修正模块通过总线接口接收时间同步处理单元输出的与时间源同步的时间信号，计算出节点相对于主节点时间源时间的偏差，通过对倍频模块的参数进行控制，实现对本地时间的校正。当前节点时钟相对于主节点时间源时间的偏差ΔT等于时间同步处理单元脉冲时刻记录器记录的时间T节点减去同步时间T同步，即：
ΔT＝T节点-T同步
图8是本发明SMAC时间处理示意图。时间同步处理单元产生的与主节点时间源时间同步的脉冲信号没有与时间源整秒时刻对齐；同步脉冲信号经过时钟信号再生单元整秒时延补偿后，产生整秒对齐时钟脉冲，但相对于时间源的第3秒时刻出现了一个空缺秒脉冲；整秒对齐时钟脉冲经过时钟信号再生单元空秒信号填补后，产生与时间源整秒时刻对齐的同步1PPS信号。
图9是本发明SMAC测量帧结构图。测量帧是符合具体网络协议帧结构的数据传输单元，用于测量直接互连的两个SMAC之间在建立连接时的链路时延。测量帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型(2字节)、测量帧标志字(2字节)、测量帧ID(2字节)、源节点发送时戳(6字节)以及帧滞留时延(6字节)，帧类型域标记当前帧的类型(区别测量帧、同步帧和其他帧)，测量帧标志字域标记帧类型(区别测量帧和应答帧)，测量帧ID域记录当前测量帧的序号，源节点发送时戳域记录帧在源节点发送时的时间，帧滞留时延域记录从测量帧进入目的节点SMAC到应答帧离开时所经历的时延。源节点SMAC成功与目的节点SMAC建立连接后创建测量帧，并在发送帧时以源节点时间为基准填充发送时戳域并初始化帧滞留时延域为零。帧滞留时延域由目的节点SMAC在发送测量帧的应答帧时以其本地时钟为基准进行计算并填充。
图10是本发明SMAC同步帧结构图。同步帧是符合具体网络协议帧结构的数据传输单元，用于传递标准时间信息、测量交换时延以及传递路径时延信息。同步帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型(2字节)、同步帧标志字(2字节)、同步帧ID(2字节)、主节点发送时戳(6字节)以及帧路径时延(6字节)。帧类型域标记当前帧的类型(区别测量帧、同步帧和其他帧)，同步帧标志字域用于标记帧类型(区别同步帧和请求帧)，同步帧ID域记录当前同步帧的序号，主节点发送时戳域记录帧在主节点发送时的时间，帧路径时延域记录同步帧从主节点SMAC传递到从节点SMAC的时延信息。同步帧由主节点SMAC定时产生或接收到从节点时间同步请求时产生，并在发送帧时由SMAC填充发送时戳域并初始化帧路径时延域为零；帧路径时延域由SMAC交换设备的发送端口SMAC计算和填充，在每一个接收端口SMAC被提取。
国防科技大学已采用FPGA实现了SMAC，并安装于百兆以太网的交换机和节点中，采用SMAC进行时间传递，交换机和节点配置频率稳定度≤10-9的时钟，由一个交换机互联的节点之间最好的同步精度达到十纳秒量级。
Claims (8)
1.一种同步媒介访问控制器，它是一个集成电路，其特征在于它由媒介访问控制器、时间传递服务单元、时间标记处理单元、时间同步处理单元、时钟信号再生单元以及本地时钟处理单元组成，各单元之间通过总线接口或时钟信号线互连。
2.如权利要求1所述的同步媒介访问控制器，其特征在于所述媒介访问控制器是符合具体网络协议的传输媒介访问控制电路，执行媒介存取与控制协议，实现帧的发送与接收，它通过总线接口与上层逻辑和时间传递服务单元互连，通过物理层PHY即PhysicalLayer数字接口与时间标记处理单元互连；它一方面从上层逻辑与时间传递服务单元接收数据帧和时间帧，对帧进行校验和计算与排队处理，等待链路空闲时，传递给时间标记处理单元进行帧发送，一方面接收时间标记处理单元转发的来自PHY的帧，并将所有的帧传递给上层逻辑，将时间帧传递给与时间传递服务单元。
3.如权利要求1所述的同步媒介访问控制器，其特征在于所述时间传递服务单元是一个处理器，它协调管理时间传递过程，提供时间服务，产生时间传递所需的测量帧和同步帧，以及计算链路时延和存储SMAC状态属性与时间变量，通过总线接口与上层逻辑、媒介访问控制器、时间标记处理单元和本地时钟处理单元连接，由帧服务模块、时间服务模块和SMAC属性变量区组成，帧服务模块和时间服务模块与SMAC属性变量区之间通过总线接口连接：
3.1帧服务模块通过数据总线与媒介访问控制器接口，产生测量帧、应答帧、同步帧以及请求帧，并向媒介访问控制器发送；
3.2时间服务模块通过总线接口与上层逻辑、本地时钟处理单元、时间标记处理单元相连，接收上层逻辑的时间服务请求，从本地时钟处理单元读取当前时间进行应答；该模块根据时间标记处理单元从应答帧中提取的时戳信息计算出链路时延Δτlink，并存储到SMAC属性变量区中；对于工作在交换设备中的SMAC，该模块同时还接收时间标记处理单元从同步帧中提取的时戳信息，通过总线接口存储到交换设备的时间变量存储区中；
3.3SMAC属性变量区是存储配置信息以及时间信息的寄存器，存储节点角色、同步帧产生的时间间隔和链路状态、链路时延和时戳信息；它通过总线接口接收来自上层逻辑的配置信息、来自时间标记处理单元提取的时戳信息以及来自时间服务模块的链路时延信息，并向上层逻辑和帧服务模块提供配置信息和时间信息访问接口；
3.4假设应答帧中提取的时戳信息中的发送时戳和滞留时延为TS发和Δτstay，接收到应答帧的接收时戳为TS收，则链路时延Δτlink等于往返链路传播时延的一半，即：
Δτlink＝(TS收-TS发-Δτstay)/2。
4.时间标记处理单元是一个处理器，它从媒介访问控制器接收帧，检测测量帧、应答帧和同步帧并标记收发时戳、提取帧中时戳信息以及向帧中插入时戳信息，由发送检测标记模块、接收检测标记模块以及校验和计算模块组成；该单元位于媒介访问控制器与PHY之间的物理层数字接口上，通过物理层数字接口与媒介访问控制器和PHY连接，同时通过总线接口与时间传递服务单元、时间同步处理单元和本地时钟处理单元连接：
4.1发送检测标记模块从媒介访问控制器接收帧，检测出测量帧、应答帧和同步帧，对于测量帧和当前SMAC新产生的同步帧插入发送时戳，对于应答帧计算并插入滞留时延，对于传递与交换中的同步帧则计算与插入路径时延；
4.2校验和计算模块对发送检测标记模块插入了时戳信息的帧重新计算校验和，向PHY发送；
4.3接收检测标记模块检测从PHY接收到的测量帧、应答帧和同步帧，记录帧的接收时戳，提取帧中的时戳信息即测量帧中的源节点发送时戳、应答帧中的源节点发送时戳与帧滞留时延以及同步帧中的主节点发送时戳与帧路径时延，并将提取的时戳信息通过总线接口传递给时间传递服务单元和时间同步处理单元；收发时戳通过总线接口从本地时钟处理单元读取的时间；时间标记处理单元对数据帧不做任何处理直接转发。
5.如权利要求1所述的同步媒介访问控制器，其特征在于所述时间同步处理单元是一个由脉冲信号产生器和2个加法器组成的逻辑电路，计算路径时延和补偿处理时延，产生与时间源时间同步的时钟信号，它通过总线接口与时间标记处理单元、时钟信号再生单元和本地时钟处理单元连接：
5.1第一加法器接收时间标记处理单元提取的同步帧中的路径时延以及时间传递服务单元SMAC属性变量区中存储的链路时延，计算出同步帧传递的路径时延给脉冲信号产生器和第二加法器，假设链路时延为Δτlink，提取的路径时延为Δτpath1，则第一加法器计算的路径时延Δτpath2为提取的路径时延与链路时延之和，即：
Δτpath2＝Δτpath1+Δτlink；
5.2脉冲信号产生器是产生脉冲信号并记录脉冲上升沿时刻的电路，在接收到第一加法器计算的路径时延Δτpath2的同时产生一个脉冲信号，并从本地时钟处理单元提取脉冲信号上升沿时刻信息T节点，该脉冲信号作为同步脉冲向外输出给时钟信号再生单元和本地时钟处理单元，将T节点传递给第二加法器；
5.3第二加法器接收脉冲信号产生器记录的脉冲信号上升沿时刻信息T节点、第一加法器计算的路径时延Δτpath2以及时间标记处理单元标记的同步帧接收时戳TS收和从同步帧中提取的主节点发送时戳TS源，计算出同步时间T同步，T同步＝TS源+Δτpath2+(T节点-TS收)，T同步即为同步于主节点时间源时间的同步脉冲信号上升沿时刻，该时刻信息与同步脉冲一起作为同步时钟信号输出给时钟信号再生单元和本地时钟处理单元。
6.如权利要求1所述的同步媒介访问控制器，其特征在于所述时钟信号再生单元是一个延迟输出脉冲、产生秒脉冲以及选择脉冲信号的逻辑电路，它通过总线接口与时间同步处理单元连接，通过时钟信号线与本地时钟处理单元连接，它接收时间同步处理单元产生的同步时钟信号，进行整秒时延补偿和空秒信号填补后，再生与主节点时间源时间同步的1PPS时钟信号，由处理器、整秒时延补偿模块和空秒信号填补模块组成：
6.1处理器接收同步时钟信号中的同步时间T同步，根据本地时钟处理单元输出的时钟脉冲频率，计算出T同步相对于最近下一个整秒时刻时间差所对应的时延比较值给整秒时延补偿模块，计算出一个整秒所对应的整秒比较值给空秒信号填补模块，同时根据当前秒内是否接收到T同步，产生填补使能信号给空秒信号填补模块；处理器接收空秒信号填补模块输出的1PPS时钟信号，每接收到一个1PPS脉冲后，重新进行填补使能信号判断，在接收到T同步时为填补无效，没有接收到T同步时为填补有效；
6.2整秒时延补偿模块是一个脉冲延迟输出电路，通过总线接口接收时间同步处理单元产生的同步时钟信号，将非整秒对齐同步脉冲信号进行时延补偿，产生整秒对齐时钟脉冲并发送给空秒信号填补模块；
6.3空秒信号填补模块是一个本地秒脉冲产生与脉冲信号选择电路，通过信号线接收整秒时延补偿模块产生的整秒对齐时钟脉冲，同时通过时钟信号线接收本地时钟处理单元输出的时钟脉冲，用于填补整秒对齐时钟脉冲中空缺的整秒信号，产生与主节点时间同步的1PPS时钟信号及时间信息；该模块以本地时钟处理单元输出的时钟脉冲作为计数脉冲，根据处理器通过总线接口传递的整秒比较值计数产生秒脉冲，当处理器通过信号线传递的填补使能信号为填补有效时，选择整秒对齐时钟脉冲作为输出，实现空缺整秒信号的填补，最后输出的脉冲信号即为1PPS时钟信号。
7.如权利要求1所述的同步媒介访问控制器，其特征在于所述本地时钟处理单元是产生时间信息以及时钟脉冲的电路，由计时模块、倍频模块和时间修正模块组成；它通过时钟线与外部晶振或时间源连接，通过总线接口与时间传递服务单元、时间同步处理单元和时间标记处理单元连接，通过时钟信号线与时钟信号再生单元连接：
7.1计时模块是一个计时器，它接收外部晶振经倍频模块倍频后的时钟脉冲或时间源的时钟脉冲，进行计时产生时间信息输出给时间标记处理单元和时间同步处理单元；
7.2外部晶振由倍频模块倍频后产生时钟脉冲信号输出给时钟信号再生单元；
7.3时间修正模块通过总线接口接收时间同步处理单元输出的与时间源同步的时间信号，计算出节点相对于主节点时间源时间的偏差，通过对倍频模块的参数进行控制，实现对本地时间的校正。当前节点时钟相对于主节点时间源时间的偏差ΔT等于时间同步处理单元脉冲时刻记录器记录的时间T节点减去同步时间T同步，即：ΔT＝T节点-T同步。
8.如权利要求1所述的同步媒介访问控制器，其特征在于所述时间帧包括测量帧、应答帧、请求帧和同步帧：
8.1测量帧由时间传递服务单元的帧服务模块产生，是符合具体网络协议帧结构的数据传输单元，用于测量直接互连的两个SMAC之间在建立连接时的链路时延；测量帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型、测量帧标志字、测量帧ID、源节点发送时戳以及帧滞留时延，帧类型域标记当前帧的类型，测量帧标志字域标记帧类型，测量帧ID域记录当前测量帧的序号，源节点发送时戳域记录帧在源节点发送时的时间，帧滞留时延域记录从测量帧进入目的节点SMAC到应答帧离开时所经历的时延；源节点SMAC成功与目的节点SMAC建立连接后创建测量帧，并在发送帧时以源节点时间为基准填充发送时戳域并初始化帧滞留时延域为零；帧滞留时延域由目的节点SMAC在发送测量帧的应答帧时以其本地时钟为基准进行计算并填充。
8.2应答帧具有与测量帧相同的结构和类型，通过测量帧标志字进行区别，用于对接收到的测量帧进行应答；
8.3请求帧具有与同步帧相同的结构和类型，通过同步帧标志字进行区别，在SMAC作为从节点时可以定时产生，以实现向主节点请求发送同步帧。
8.4同步帧由时间传递服务单元的帧服务模块产生，是符合具体网络协议帧结构的数据传输单元，用于传递标准时间信息、测量交换时延以及传递路径时延信息；同步帧除了包含符合网络协议规范的帧头信息外，还包含与时间相关的域，主要有帧类型、同步帧标志字、同步帧ID、主节点发送时戳以及帧路径时延；帧类型域标记当前帧的类型，同步帧标志字域用于标记帧类型，同步帧ID域记录当前同步帧的序号，主节点发送时戳域记录帧在主节点发送时的时间，帧路径时延域记录同步帧从主节点SMAC传递到从节点SMAC的时延信息；同步帧由主节点SMAC定时产生或接收到从节点的请求帧时产生，并在发送帧时由SMAC填充发送时戳域并初始化帧路径时延域为零；帧路径时延域由SMAC交换设备的发送端口SMAC计算和填充，在每一个接收端口SMAC被提取。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100325536A CN100479361C (zh) | 2005-12-15 | 2005-12-15 | 同步媒介访问控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100325536A CN100479361C (zh) | 2005-12-15 | 2005-12-15 | 同步媒介访问控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812317A true CN1812317A (zh) | 2006-08-02 |
| CN100479361C CN100479361C (zh) | 2009-04-15 |
Family
ID=36845026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100325536A Expired - Fee Related CN100479361C (zh) | 2005-12-15 | 2005-12-15 | 同步媒介访问控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100479361C (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102577193A (zh) * | 2010-01-05 | 2012-07-11 | 华为技术有限公司 | 使用虚拟网络延迟的网络时序分配和同步 |
| CN102916759A (zh) * | 2012-10-26 | 2013-02-06 | 郑州威科姆科技股份有限公司 | 一种e1数据帧精确时间标定及时标信息处理方法 |
| CN103401741A (zh) * | 2013-08-14 | 2013-11-20 | 北京泽华源科技有限公司 | 集成电路及数据处理方法 |
| CN102143571B (zh) * | 2010-02-02 | 2014-01-08 | 华为技术有限公司 | 时间同步方法、dsl设备和宽带接入网络系统 |
| CN105406933A (zh) * | 2015-10-26 | 2016-03-16 | 飞亚达（集团）股份有限公司 | 一种时间同步方法和同步系统 |
| CN105868131A (zh) * | 2016-04-20 | 2016-08-17 | 京东方科技集团股份有限公司 | 延时控制设备、延时控制方法及电子装置 |
| CN107171896A (zh) * | 2017-07-01 | 2017-09-15 | 安徽明阳信息技术有限公司 | 一种以太网时延计算方法及装置 |
| CN107666360A (zh) * | 2017-09-07 | 2018-02-06 | 中车大连电力牵引研发中心有限公司 | 列车系统时间同步控制方法和装置 |
| CN111049638A (zh) * | 2018-10-11 | 2020-04-21 | 现代自动车株式会社 | 降低车辆的以太网功耗的方法和装置 |
| CN111829546A (zh) * | 2019-04-18 | 2020-10-27 | 阿里巴巴集团控股有限公司 | 一种ar导航系统及设备、时钟校正方法 |
| CN112148065A (zh) * | 2019-06-28 | 2020-12-29 | 华为技术有限公司 | 一种时间同步的方法和服务器 |
| CN112332941A (zh) * | 2021-01-04 | 2021-02-05 | 北京东方通软件有限公司 | 一种基于分布式系统的时间误差校正方法 |
| CN113826087A (zh) * | 2019-05-15 | 2021-12-21 | 菲尼克斯电气公司 | 用于修正时间参数的技术 |
| US20220150854A1 (en) * | 2020-11-11 | 2022-05-12 | Magna Electronics Inc. | Vehicular control system with synchronized communication between control units |
| US11968639B2 (en) * | 2021-11-10 | 2024-04-23 | Magna Electronics Inc. | Vehicular control system with synchronized communication between control units |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103516454B (zh) * | 2012-06-20 | 2017-11-03 | 中兴通讯股份有限公司 | 时钟同步方法、装置及通信设备 |
-
2005
- 2005-12-15 CN CNB2005100325536A patent/CN100479361C/zh not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102577193A (zh) * | 2010-01-05 | 2012-07-11 | 华为技术有限公司 | 使用虚拟网络延迟的网络时序分配和同步 |
| CN102143571B (zh) * | 2010-02-02 | 2014-01-08 | 华为技术有限公司 | 时间同步方法、dsl设备和宽带接入网络系统 |
| CN102916759A (zh) * | 2012-10-26 | 2013-02-06 | 郑州威科姆科技股份有限公司 | 一种e1数据帧精确时间标定及时标信息处理方法 |
| CN102916759B (zh) * | 2012-10-26 | 2015-05-13 | 郑州威科姆科技股份有限公司 | 一种e1数据帧精确时间标定及时标信息处理方法 |
| CN103401741B (zh) * | 2013-08-14 | 2017-04-05 | 北京吉视汇通科技有限责任公司 | 集成电路及数据处理方法 |
| CN103401741A (zh) * | 2013-08-14 | 2013-11-20 | 北京泽华源科技有限公司 | 集成电路及数据处理方法 |
| CN105406933A (zh) * | 2015-10-26 | 2016-03-16 | 飞亚达（集团）股份有限公司 | 一种时间同步方法和同步系统 |
| US10621126B2 (en) | 2016-04-20 | 2020-04-14 | Boe Technology Group Co., Ltd. | Delay control device, delay control method and electronic apparatus |
| CN105868131A (zh) * | 2016-04-20 | 2016-08-17 | 京东方科技集团股份有限公司 | 延时控制设备、延时控制方法及电子装置 |
| CN107171896A (zh) * | 2017-07-01 | 2017-09-15 | 安徽明阳信息技术有限公司 | 一种以太网时延计算方法及装置 |
| CN107666360A (zh) * | 2017-09-07 | 2018-02-06 | 中车大连电力牵引研发中心有限公司 | 列车系统时间同步控制方法和装置 |
| CN107666360B (zh) * | 2017-09-07 | 2022-11-25 | 中车大连电力牵引研发中心有限公司 | 列车系统时间同步控制方法和装置 |
| CN111049638A (zh) * | 2018-10-11 | 2020-04-21 | 现代自动车株式会社 | 降低车辆的以太网功耗的方法和装置 |
| CN111049638B (zh) * | 2018-10-11 | 2023-03-14 | 现代自动车株式会社 | 降低车辆的以太网功耗的方法和装置 |
| CN111829546A (zh) * | 2019-04-18 | 2020-10-27 | 阿里巴巴集团控股有限公司 | 一种ar导航系统及设备、时钟校正方法 |
| CN113826087A (zh) * | 2019-05-15 | 2021-12-21 | 菲尼克斯电气公司 | 用于修正时间参数的技术 |
| CN112148065A (zh) * | 2019-06-28 | 2020-12-29 | 华为技术有限公司 | 一种时间同步的方法和服务器 |
| US20220150854A1 (en) * | 2020-11-11 | 2022-05-12 | Magna Electronics Inc. | Vehicular control system with synchronized communication between control units |
| CN112332941A (zh) * | 2021-01-04 | 2021-02-05 | 北京东方通软件有限公司 | 一种基于分布式系统的时间误差校正方法 |
| US11968639B2 (en) * | 2021-11-10 | 2024-04-23 | Magna Electronics Inc. | Vehicular control system with synchronized communication between control units |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100479361C (zh) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812317A (zh) | 同步媒介访问控制器 | |
| CN101977104B (zh) | 基于ieee1588精确时钟同步协议系统及其同步方法 | |
| CN1819579A (zh) | 开环时间传递方法 | |
| US9742514B2 (en) | Method, apparatus, and system for generating timestamp | |
| CN101364863B (zh) | 同步网中主、从时钟侧的时间同步方法 | |
| CN111934802A (zh) | 用于多通道端口的高精度时间戳记 | |
| CN108880723B (zh) | 一种时钟同步的方法和装置 | |
| CN108650051B (zh) | 通用全硬件一步式1588的时钟同步装置及方法 | |
| CN103248471B (zh) | 基于ptp协议与反射内存网的时钟同步方法 | |
| CN112865901B (zh) | 一种基于fpga纳秒时间戳的高速数据包采集系统及方法 | |
| CN105791777B (zh) | 基于fpga的千兆以太网视频多路采集传输系统 | |
| CN103763085A (zh) | 一种多路数据高速采集合并方法及装置 | |
| CN103929293A (zh) | 非对称延迟的时间同步方法及系统 | |
| CN105224485A (zh) | 一种普适的串行数据的接收方法及装置 | |
| CN105162726B (zh) | 基于e1链路的远程sv数据传输和延时补偿方法 | |
| CN104954113B (zh) | 多通道数据传输方法及系统 | |
| CN112671598B (zh) | 一种适用于电力系统控制保护装置的电力专用算法硬件模块 | |
| CN103107862B (zh) | 逻辑器件及其mdio数据发送方法 | |
| CN108737809A (zh) | 一种远程同步图像采集方法 | |
| CN103490995B (zh) | 报文发送方法和装置 | |
| Topor-Kaminski et al. | Selected methods of measuring the delay in data transmission systems with wireless network interfaces | |
| CN105163064A (zh) | 一种嵌入式网络视频数据采集传输系统及方法 | |
| CN114884605A (zh) | 基于fpga实现网络节点时间同步的方法 | |
| CN102790663B (zh) | 一种应用于vlbi硬件相关处理机的全硬件网络接口 | |
| CN108153701B (zh) | 一种面向智能物联的同步串行大数据可靠传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090415 Termination date: 20111215 |